开关电源PCBlayout与电容电感设计

1、MPS Shanghai OfficeJuly 2006Power Supply PCB Layout/Output Capacitor DesignPart I. PCB Layout GuidelinesTen Simple Rules电容模型电容模型ESL0LC21f当电容器工作频率在 f0 以下时: fC2j1ZC当电容器工作频率在 f0 以上时: ESLCLf2jZ当电容器工作频率接近 f0 时: ESRCRZ谐振频率: 电容参数电容参数封装典型电感值 (nH)瓷片电容06030.808051.012061.212101.0钽电容08051.612062.214112.324122.

2、8电解电容表面贴 6.8引脚10电容ESRESL10uF/10V 瓷片4 m1.25nH100uF/10V 钽46 m3nH470uF/10V 电解 100 m15nH电容并联高频特性电容并联高频特性电源步板基本要点之一电源步板基本要点之一：旁路瓷片电容的电容量不易太大, 而它的寄生串联电感量应该尽量减小。多个电容并联能改善单个电容的阻抗特性。最小容量的瓷片电容应最靠近负载。电感模型电感模型L: 电感值电感值EPR: 等效并联电阻等效并联电阻Cp: 等效并联电感等效并联电感Ac: 电流环路截面结电流环路截面结Lm: 电流环路周长电流环路周长电感特性电感特性电感特性电感特性电源步板基本要点之二电

3、源步板基本要点之二：电感的寄生串联电容量应该尽量减小。电感引脚之间的距离越远越好。镜象面概念镜象面概念电源步板基本要点之三电源步板基本要点之三：避免在地层上放置任何功率或信号走线。高频交流电流环路高频交流电流环路电源步版基本要点之四电源步版基本要点之四：高频交流环路的面积应该尽量减小。过孔过孔 (VIA) 的例子的例子电源步版基本要点之五：电源步版基本要点之五：过孔放置不应破坏高频交流电流在地层上路径。 PCB板层分割板层分割电源步版基本要点之六：电源步版基本要点之六：摸拟电源层与数字地层不应有重叠。信号层应有相应的地层。降压降压式式(BUCK)电源：功率部分电流和电压波形电源：功率部分电流和

4、电压波形降压式电源排版差的例子降压式电源排版差的例子电路等效图电路等效图MinimizeTheseInductancesPCB Trace - Via 电感估算电感估算PCB Trace 长 1 inch (2.54cm), PCB 层厚 0.1mmPCB Trace 约为20nH/inchVia 高 1.6mm Via 直经 0.5 mmVia 约为 0.6 nH/Via电源步版基本要点之七：电源步版基本要点之七：要减小 PCB 走线的电感，减小 PCB 走线长度要减小过孔的电感，放置多个过孔PCB Trace - Via 电感估算电感估算电源步版基本要点之八：电源步版基本要点之八：SW 焊

5、盘面积要尽量小。SW焊盘下不要走信号线。SW焊盘与信号线之间需电源层或地层隔离。焊盘焊盘(PAD)(PAD)和和旁路电容旁路电容的放置的放置焊盘焊盘旁路电容旁路电容降压式电源排版的例子降压式电源排版的例子电源排版基本要点之九：电源排版基本要点之九：功率器件所组成的电流环路面积要小。降压式电源排版的例子降压式电源排版的例子电源排版基本要点之十：电源排版基本要点之十：功率器件接功率地信号器件接信号地功率地与信号地单点连接 （一根很短导线或一个或多个过孔）Part II. Output Capacitor DesignRipple Voltage Analysis高频高频输出瓷片电输出瓷片电容容特性

6、特性-Y5V 电容值随工作电压而变化大-Y5V ESR值随工作电压而变化大-Y5V 电容值随温度而变化大高频高频输出瓷片电输出瓷片电容容特性特性10uF/10V Y5V 与 1uF/10V X7R性能相差不大输出滤波电容电路分析输出滤波电容电路分析(1) 四颗1500F，80m 电解电容(2) 并联后电容值是6000 F，ESR 是 20 m(3) 电感纹波电流 (IL) 为 4.2A，输出纹波电压 84 mV (80 x 4.2 / 4)(4) 能不能并联一个或多个瓷片电容来减小输出电压纹波值？OUTESRESRIRVA4 . 12 . 4102010I2R1R2RIL1A8 . 22 .

7、4102020I2R1R1RIL2mV28010. 08 . 2RIV22OUT运用直流电路分析方式：PSPICE AC模拟 (图A) 瞬态模拟 (图 B) 不能将输出电容的阻抗简单地不能将输出电容的阻抗简单地转换成转换成 ESR 来进行电路分析来进行电路分析 输出滤波电容电路分析输出滤波电容电路分析输出滤波电容电路分析输出滤波电容电路分析C1和 C2 的阻抗为：221C1fC211RZ222C2fC212RZ并联后的 CEQ 和 REQ 为:2EQEQ2C1C2C1CEQfC21RZZZZZ 2C1C2C1Cf22C2R1C1R2C1C2C1Cf22R1RC22222222EQ 222222

8、2222EQ2C1C2C1Cf22R1R2C2R1C1R2C1Cf22R1R2R1RR输出滤波电容电路分析输出滤波电容电路分析当 C1 = C2 和 R1 = R2，CEQ 和 REQ 才与频率无关。此时：2C21C2CEQ22R21RREQ如有 n 颗同一电容并联, 并联后的 CEQ 和 REQ 为:nCCEQnRRESREQ m201061034102. 0Z2325221C m5301011034101. 0Z2625222CA05. 4A2 . 453020530IZZZIL2C1C2C1CmV81m20A05. 4ZIV1C1COUT重新分析由四颗 1500F 电解电容 (C1) 和

9、一颗 1F瓷片电容 (C2) 所组成的输出滤波电路:输出滤波电容电路分析输出滤波电容电路分析计算和模拟结果fS 300KHz1颗颗 1F1颗颗 10F2颗颗 10F3颗颗 10FZC1 20 m20 m20 m20 mZC2530 m53 m27 m18 m IC14.05 A3.05 A2.41 A2.00 A IC20.15 A1.15 A1.79 A2.20 A VOUT 81 mV61 mV48 mV40 mV VOUT (PSPICE 模拟)83 mV63 mV50 mV42 mV当输出瓷片电容由一颗增加到三颗，输出纹波电压值 (VOUT) 被稳定地控制在 50 mV 以下。通过公式

10、计算出来的VOUT 为 40 mV，而通过 PSPICE 模拟计算出来的VOUT 是 42 mV。 输出滤波电容电路分析输出滤波电容电路分析(A) 四颗 1500 F 电解和一颗 10F 瓷片并联(B) 四颗 1500 F 电解和二颗 10F 瓷片并联(C) 四颗1500 F 电解和三颗10F 瓷片并联PSPICE 模拟电路图 Part III. Inductor Capacitance Effect on VDSL xDSL 传播速度图传播速度图ADSL/ADSL2 可选用开关频率大于可选用开关频率大于 1.1MHz 的电源稳压器的电源稳压器ADSL2可选用开关频率大于可选用开关频率大于 2

11、.2MHz 的电源稳压器的电源稳压器VDSL 必须减小必须减小 20MHz 以下输出电压噪音以下输出电压噪音电感寄生电容影响电感寄生电容影响在理想状态下电感（在理想状态下电感（L和电容（和电容（COUT将将 VD 谐波全滤掉谐波全滤掉VOUT 只剩下直流和极小的一次谐波只剩下直流和极小的一次谐波 电感寄生电容影响电感寄生电容影响在理想状态下电感（在理想状态下电感（L和电容（和电容（COUT将将 VD 谐波全滤掉谐波全滤掉VOUT 只剩下直流和极小的一次谐波只剩下直流和极小的一次谐波 (fs = 600KHz) Resr120mResr24mRL3.30C210uFV2V1L10uHC1100u

12、FL110nH0AL21nH0AVphaseTD = 100usTF = 10nsPW = 0.45usPER = 1.67usV1 = 0TR = 10nsV2 = 12电感寄生电容影响电感寄生电容影响具有寄生电容的电感（具有寄生电容的电感（L和电容（和电容（COUT无法将无法将 VD 谐波全滤掉谐波全滤掉V2Resr24m0L110nH0AVphaseTD = 100usTF = 10nsPW = 0.45usPER = 1.67usV1 = 0TR = 10nsV2 = 12Resr120mRL3.3C210uFL10uHC1100uFV1C3470pFL21nH0A电感寄生电容影响电感寄生电容影响总结总结：VDSL 需要二次滤波器来消除由电感寄生电容在需要二次滤波器来消除由电感寄生电容在 20MHz 内所产生