第六章时序逻辑电路

1、第六章 时序逻辑电路的分析和设计同步时序电路：同步时序电路：各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路：异步时序电路：各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。二者比较：二者比较： 同步时序电路的速度高于速度高于异步时序电路； 同步时序电路的结构结构较异步时序电路复杂复杂；返回返回v 定义定义在数字电路中，用来在数字电路中，用来存放二进制数据或代码存放二进制数据或代码的电路称为的电路称为寄存器寄存器。v 组成原理组成原理寄存器是

2、由具有存储功能的触发器组合起来构成的。寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储一个触发器可以存储1位二进制代码，位二进制代码， 存放存放n位二进制代码的寄存器，需用位二进制代码的寄存器，需用n个触发器来个触发器来 构成。构成。在数字电路中，能够记忆输入脉冲个数的电路。在数字电路中，能够记忆输入脉冲个数的电路。返回返回v 定义v 分类（1）按）按计数的功能计数的功能分分加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器（又称（又称加加/减计数器减计数器）基本功能基本功能统计时钟脉冲的个数，即实现计数操作。统计时钟脉冲的个数，即实现计数操作。v 功能其它功能其它

3、功能可用于可用于分频分频、定时定时、产生节拍脉冲产生节拍脉冲等。等。（3）按）按计数的数制计数的数制分分二进制计数器二进制计数器十进制计数器十进制计数器不规则计数器不规则计数器（又称任意进制计数器）（又称任意进制计数器）（2）按）按计数的进制方式计数的进制方式分分同步计数器同步计数器异步计数器异步计数器（又称（又称并行计数器并行计数器或或电位电位计数器计数器）（又称（又称串行计数器串行计数器或或行波行波计数器计数器）第6章如果将移位寄存器的串行输出反馈到移位寄存器的串行输入，就可构成环形计数器。1）三位环形计数器电路图(3)环形计数器2）工作原理计数器工作前，加一置初态负脉冲，使Q0Q1Q21

4、00，随后来一个时钟脉冲，F0、F1、F2中的状态就产生一次右移位。每来三个脉冲，电路中的状态就循环一周，其模数Mn3的三进制计数器。3）状态转换表4）波形图各触发器的输出信号频率均为CP脉冲信号频率的1/3，因此它也是一个三分频电路。电路无自启动能力。（2）扭环形计数器如果将移位寄存器中的串行输出反个相再输入到它的串行输入端，便构成了扭环形计数器。扭环形计数器常称为循环码计数器。1）电路图2）工作原理该计数器工作之前，应加一个复位负脉冲，使Q0Q1Q2000，随后每来一个脉冲，计数器就改变一个状态，显然该计数器的模数M6，各触发器的输出信号（Q2、Q1、Q0）均为CP脉冲信号的六分频。电路无自启动能力。3）状态转换表4）波形图综上所述，环形计数器的模数Mn（n为触发器数），各触发器的输出信号频率均为CP脉冲信号频率的1/n 。在环形计数器中，若各触发器初态均为“0”或均为“1”，则在时钟脉冲作用下，我们无法判断这个电路的状态变化，电路就进入了死循环，因此我们不能允许它进入这样的无效状态，常常在环形计数器工作之前将它置初态。环形计数器无自启动能力。环形计数器无自启动能力。扭环形计数器的模数M2n（n为触发器数），是一个