数字电子技术(成立版)课后作业1-5章

1、数字电子技术数字电子技术作业作业教材:数字电子技术（第2版） 张建华 E-mail : wxh_武小红手机:苏大学电气学院电子信息系习题目录习题目录第一章第一章 数字电路基础数字电路基础P34 1-2 将下列十进制数29.625,127.0625,378.875分别装换成二进制数。29.625D=11101.101B127.0625D=1111111.0001B378.875D=101111010.111B 1-3 将下列二进制数101101.11010111,101011.101101分别转换成十进制数。101101.11010111B=45.839844D1010

2、11.101101B=43.703125D1-4 将下列二进制数100110.100111,101011101.1100111分别转换成十六进制。100110.100111B=26.9CH101011101.11000111B =15D.C7H 1-3 将下列二进制数101101.11010111,101011.101101分别转换成十进制数。101101.11010111B=45.839844D101011.101101B=43.703125D1-8 某逻辑电路有A、B、C共三个输入端，一个输出端，当输入信号中有奇数个时，输出为，否则输出为，试列出此逻辑函数的真值表，写出逻辑表达式，并画出用

3、两个异或门实现的逻辑电路图。解：本题考查逻辑函数建立的方法与真值表表示方法。真值表见下页ABCF0000001010011100101110111真值表卡诺图01010010ABCCBABACABBAF)()( A=1BC=11FCBABACABBAF)()(第一步：设置自变量和因变量。 第三步：根据题义及上述规定列出函数的真值表。第二步：状态赋值：对于自变量A、B、C：同意为逻辑“1”，不同意为逻辑“0”；对于因变量F：事情通过为逻辑“1”，没通过为逻辑“0”。解：本题考查逻辑函数建立的方法与真值表表示方法。第四步 ： 用卡诺图化简得到逻辑表达式。第五步 ： 由逻辑表达式画出逻辑电路图。1-

4、 设计三人表决电路，当输入A,B,C有半数以上同意时，表决才通过，但A有否决权,如A不同意B，C同意决议也不能通过。ABCF00000010010001101000101111011111真值表FABCABCABC00000111ABCFA BA CA B A C& &11& & ABCF& & & ABCF& &FABACFABAC1-12 用卡诺图化简下列逻辑函数：（4）F4= m(1,3,4,5,8,9,13,15)（2）F2= m(4,5,6,7,8,9,10,11,12,13)（6）F6= m(0,2,4, 7,

5、8,9, 12,13,14,15)解（2）ABCD1111111111F2=ABABACABACCADABCD11111111CABD（4）4FABDABCABDABCABCD11111111116FCD AB AC BCD ABDCABD（6）1-14 化简下列具有无关项的逻辑函数（1）)15，14，13，12，11，6，4()9，7 ，5 ，3 ，1(1MFABCD11111CABDDBF)6 ，5 ，4()7 ，3 ，2 ，1 ，0(2MF（2）ABCD11111CABDAF)15，11，10，9 ，8 ，6 ，5()14，13，12，7 ，4 ，3 ，2(3MF（3）ABCD11111

6、11CABDCBF1-14 （1）理想二极管电路如图1-41a所示，试确定图中的及的大小。10V5KVD2VD2VD110V10KDCAB+-（）假设二极管VD1 不导通， VD2导通。则： VD2= =)105()10(10341-(-10)=4/3 101 =3/10V1 （）VD1VD2UI1UI2R3KU0 解： 二极管VD1和VD2构成门电路。 当UI1和UI2的电位分别为0V和5V时。 UI1截止， UI2导通。 U0= UI10.3=4.7V1-16在放大电路中测得BJT A管和B管的各电极对电位参考点的直流电压如下，试确定他们的X、Y、Z各位哪个电极，A管和B管是NPN还是PN

7、P型？ 他们是硅管还是锗？A管： UX=12V, UY=11.7V, UZ=6VB管： UX=-5.2V, UY=-1V, UZ=-5.5V三极管放大作用： NPN: UCUBUE PNP： UCUBUYUZ UX-Uy=0.7V 所以 Uy为b极，Ux为e极。 A管为PNP型硅管对于B管： UYUXUZ UX-UZ=0.3 所以UX为b极，UZ为e极。 B为NPN型锗管第二章第二章 集成逻辑门电路集成逻辑门电路2-7如图2-47所示逻辑门电路，图中G1是TTL三态树出与非门，G2是CT74系列TTL与非门，电压表的量程为5V，内阻为100K。试问，在下列4种情况下电压表的读数以及G2的输出电

8、压U0各为多少？（1）UA=0.3V，开关S打开 ；（2）UA=0.3，开关S闭合；（3）UA=3.6V，开关S打开 ；（4）UA=3.6V，开关S闭合。&ENG2G1u0s3.6VUAv+_&(1) UA=0.3V,当S打开，由于 =0,故TTL三态门处于非工作状态，而A、B处于高电平，则U01=0.3V；D2为与非门，此时D2的两输入端悬空，相当于接高电平，故U02=0.3V。EN（2） UA=0.3V，S闭合，U01=0.3V,此时D2两输入端接低电平，输出为高电平，即U02=0.3V。（3）UA=3.6V，当S打开， =1，则D1处于高阻状态，故U01=0V,U02=0

9、.3V.EN(4)UA=3.6V，开关S闭合后U01=1.4V，U02=0.3V。2-8 由TTL三态门（内部电路见图2-21）和TTL OC门（内部电路见图2-16）组成的逻辑电路如图2-48所示，如用内阻为20K/ V的万用表测量图中A、B、C 3点的电压，万用表读数各是多少？ 1EN&A1BC+VCC1KRL&R100解：A点电压0.3VB点电压1.4V100ROFF，可以认为接入低电平；三态门为高阻状态，这时B点的电压由OC门的D端电压决定，C点VC=VCC=5V。 2-9 由TTL与非门、或非门和三态门组成的电路如图2-53a所示，图b是各输入端的输入波形，试画出输出

10、 F1F2的波形图& &111ENAADF2F1DAENEN=0, F1= =A DAD F2= =ADADF1EN=1 , F1 =A; F2 = 0 F22-14 图2-53a、b给出了两个逻辑门电路，针对下列两种情况，分别讨论图2-53a、b的输出电压各是多少伏？（1）两个逻辑门电路均为CMOS电路，设其电源电压VDD=6V；（2）两个逻辑门电路均为CT74通用系列TTL电路，设其电源电压VCC=5V，TTL门开门电阻RON=2.0K，关门电阻ROFF=0.91K 。& &F1BARI100 & &10KRIF21(a)(b)解：（1）当两

11、逻辑门电路均为CMOS电路时，接地端始终为低电平。则： F1=1 F2=1。（2）当两逻辑门电路均为CT74 TTL电路时， 100RON 接地端相当于接高电平， 则： F2=0 第三章第三章 组合逻辑电路组合逻辑电路3-2 分别列写图3-47所示各电路的输出逻辑函数表达式，列出真值表，指出各自的逻辑功能。 & 1AB1 11 1 FABABABAB逻辑表达式：逻辑功能：AB为同或逻辑关系ABF001010100111真值表FbP104 3-8 某市全体高中毕业班学生统考，要求（1）语文：及格得5 分、不及格得0分；（2）数学：及格得4分、不及格得0分；（3）外语：及格得3分、不及格得

12、0分；（4）政治：及格得2分、不及格得0分。若总分得9分以上就可以毕业。试设计一判断能否毕业的最简单逻辑电路，要求全用CMOS与非门实现，画出最简逻辑图。逻辑变量：语文A , 数学B，外语C，政治D及格为逻辑 “1” ;不及格为逻辑 “0” A B C DF 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10000000100011111真值表0000001011110010ABCD卡诺图F

13、=AB+ACD+BCDFABACDBCD& & & & &ABCDF 逻辑电路图FA B A C D B C D3-11 使用两片 3线-8线二进制译码器 CT74LS138 连接成 4线-16 线二进制译码器，连线时不附加任何的门电路，画出连线图（提示：先设输入 4位二进制数码为A、B、C、D， 4线-16线二进制译码器输出信号为 , , ,再列出 4线-16线译码器的真值表，然后找出接线规律）。0Y15Y1YA3A2A1A00000011111111111111000110111111111111110010110111111111111100111

14、1101111111111110100111101111111111101011111101111111111011011111101111111110111111111101111111110001111111101111111100111111111101111111010111111111101111110111111111111101111110011111111111101111101111111111111101111101111111111111101111111111111111111100Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15Y 74LS13

15、8A2 A1A0 SABSCS0Y1Y2Y3Y4Y5Y6Y7Y 74LS138A2 A1A0 SABSCS8Y9Y10Y11Y12Y13Y14Y15YA2A1A01A303-16 设计一个步进电动机故障报警的逻辑电路，正常工作时电动机由3个输入信号A、B、C控制：A=1时电动机正转，B=1时电动机反转，C=1时电动机停转，其他均为故障状况，要求报警信号L=1。具体设计要求如下：（1）只用一个TTL与或非门实现，画出逻辑电路图，允许输入端有反变量出现。（2）用3线-8线二进制译码器 CT74LS138 实现，画出连线图（要求采用两种设计方案，即附加不同逻辑门电路分别实现之）。（3）试为（1）逻辑

16、电路设计发光二极管（LED）报警电路，画出电路图。设LED正向导通电压为2V，工作电流为16mA，TTL与或非门输出高电压UOH=3.6V，确定限流电阻R之阻值。(1) 列出真值表：ABCL00010010010001111000101111011111CBACBACBAL& & & &11A BCACBL(2) 74LS138A2 A1A0 SABSCS0Y1Y2Y3Y4Y5Y6Y7Y1ABC& &L(3)& & & &11A BCACBRUOHLUR=UOH-2 =3.6-2=1.6vR=1.6/(16mA)=

17、1003-17 设真值表 3-18 所给出的逻辑函数为F，要求：（1）列写出输出逻辑表达式，全用 3输入端的 TTL 与非门实现，画出逻辑图，允许输入端有反变量出现。（2）改用双4选1数据选择器 CT74LS153 实现，画出连线图，连线时可附加适当的门电路。ABCF00000010010101111000101111011110表表 3-18 3-18 题题3-173-17的真值表的真值表(1)CABCBABCACBAFCBACBBACBACBBA& & & & &ABCABCF(2)CABCBABCACBAF3210ABDDBABDADBA则: D0

18、=0; D1=1; D2=C; D3=CCT74LS153G0130BA001CCEN0123F23-20 试用一片 3线-8线 译码器 CT74LS138和必要的门电路同时实现以下多输出的逻辑函数F1、F2和F3，画出连线图，连线时可附加适当的门电路。 ACF1BCCBACBAF2CABCBF3ACF17575)(YYYYCBAABCCBBA74317431)(YYYYYYYYBCAABCCBACBABCAACBACBABCCBACBAF2CABCBF3640640)(YYYYYYCABCBACBACABCBAA 74LS1381 24 SABSCS0Y1Y2Y3Y4Y5Y6Y7YCBA&a

19、mp; & & &F1F2F313-21 试用一片 8选1数据选择器 CT74LS151实现逻辑函数： F（A,B,C,D）=m（1，5，6，7，9，11，12，13，14），画出连线图，连线时可附加必要的门电路。F（A,B,C,D）=m（1，5，6，7，9，11，12，13，14）DCBABCDADBCADCBADCBAFDABCDCABDCABCDBADCBABCADCBADCBA)1(DABCCABCDBA)1(则： D0=D; D1=0; D2=D; D3=1; D4=D; D5=D; D6=1; D7=DEN012MUXG70012345670CBAENCT7

20、4LS15DD011FF第第4章章 集成触发器集成触发器4-4 在图 4-30中，图a是电路图，图b是输入信号A、B、C的波形图，试画出其输出端Q及 的波形图。设触发器初始状态Q初为0。QQ& & &QABCABCQQQ不定不定4-8 边沿 JK触发器及其输入端CP、J、K的波形如图 4-34 所示，设触发器的初始状态为0，试画出Q及 的波形图。已知时钟脉冲的频率fcp=3kHz，求触发器输出信号的频率fq =?Q1J1kC1JCPKCPJKQQfq =0.5fcp=1.5kHzQQ4-12 在图 4-38a所示的T触发器电路中，已知CP和输入端T的波形图如图 4-38

21、 所示，初始状态为0，试画出Q和 的波形图。QS1J1KRC111TCPQQCPTQn4-14 如图4-39a所示电路，设初始状态Q1初=Q2初=0,CP、A端的输波形图如图4-39b所示，试画出Q1和Q2的波形图。解：图中两个触发器，其中F1： CP1=A J1=K1=1所以 ： Q1n+1=Q1n且 Rd1=Q2nF2： CP2=CP, K2=1,J2=Q1n所以： Q2n+1=Q1nQ2n4-15 如图4-40a所示电路，设初始状态Q1初=Q2初=1，其输入端D, 以及CP的波形图如图4-40b所示，试分别画出Q1和Q2的波形图。DdRdR图中Rd信号对两个触发器都有清零功能，两个触发器

22、虽然公用一个时钟信号，但应该注意：F1位D触发器，F2为JK触发器。它们的状态翻转发生在时钟信号的不同时刻（F1对应上升沿到来,F2对应下降沿到来）。所以：F1：D为已知，则Q1n+1=D （CP上升沿） F2: K=1，J=Q1，则Q2n+1=Q1Q2n (CP下降沿)注意： （1）作此题时应该注意避免输入端的取值发生错误，例如第二个时钟信号上升沿与输入D信号的跳变发生在同一时刻，这时输入值应取1。类似情况，还有第三个时钟信号的上跳与D信号的跳变也发生在同一时刻，此时输入值应取0。这是因为D触发器需要建立时间，否则会由于输入值取值错误，而导致画出错误波形。 （2）考虑F2为主从JK触发器时，

23、由于在第三个CP的上升沿到来的同时，Q1也发生跳变（J端），则对于F2，还应考虑“一次变化问题”。第章时序逻辑电路5-6 试分析图 5-73 所示电路的逻辑功能。 设全部触发器均为 TTL边沿 JK触发器。& & & & 1J C11K 1J C11K 1J C11KCPF0F1F2G1Q1Q21Q0Q2Q(2)将驱动方程代入特性方程，得到状态方程：F0： F1:F2：nnQQJ210nQJ12nnQQJ201111210KKKCPCPCPCPCPCP210nnnnnnnnnnnnOQQQQQQQQQQQQ22112120112101(1)写出各触发器的时钟方程

24、、驱动方程：CP()CP()CP()(3)列状态转换真值表：000100001110010001011000100010101010110000111000nQ2nQ1nQ010nQ11nQ12nQ(4)画出状态装换图：011000100101111010110001(5)由上可知此电路为同步五进制计数器，具有自启动能力。5-8 分析图 5-74 所示电路的逻辑功能。& &Q10Q1DC11DC11DC1=1& &Q0F0F1F2CPG2Q1Q2Q(1)列写个触发器的时钟方程、驱动方程：:2:1:0FFF102101200QQDQQDQQD CPCPCPCPCPCP210(2)列写状态方程： D触发器的特性方程为：DQn12001n0011n11021n21QQDQQQDQQQDQ(3)列状态转换真值表：000001001010010011011100100000101010110010111100nQ2nQ1nQ010nQ11nQ12nQ011000100101111010110001(4)画出状态转换图：(5)此电路为