07级计算机组成原理本科期末试题A带答案史岚

1、东北大学考试试卷（A卷带答案）2009 2010学年第 一 学期课程名称：计算机组成原理（共 7页，九个大题）总分-三四五六七八九得分对应填在右面表格里）（每小题1分，共20分）选择填空题（全部为单选，务必将答案、12345687 c10111214 15 1（6仃181答案CADCADCD)ABC(BBAD8.根据指令系统的指令分类，访存指令 LOAD属于（类型指令。20i.在取指令周期，从内存中取出的指令送往（A .指令译码器B.通用寄存器A .算术运算B.逻辑运算C.数据传输D .程序控制C.指令寄存器D .程序状态字寄存器9.在计算机系统中,表示系统运行状态的部件是（2.下列各组机器数

2、中，真值相等的一组是（A .程序计数器B .累加器C.中断字寄存器D .程序状态字寄存器A . X原=1.1000 Y补=1.1000 B . X原=1.1010 Y补=1.101010.同步控制是（C. X补=11000 Y移=11000D . X补=11001Y反=11001A .由统一时序信号控制的方式B .只适用于外围设备控制的方式m=- 0.1不作为规格化尾数是因为（）°C.只适用于CPU控制的方式D .所有指令执行时间都相同的方式A.m的数值太大B.C.为了便于判断溢出D.4. RAM芯片串联时可以使（)°A.存储器带宽增加B.C.存储器的寻址范围增加D.3.在

3、浮点数补码运算时，将二进制尾数m的数值太小为了便于判断规格化存储器速度增加存储器的平均价格降低11.在采用微程序控制的计算机中,A .每条机器指令由一条微指令来执行C.每条微指令由一条机器指令来执行B .每条机器指令由一个微程序来执行D .每个微程序由一条机器指令来执行12.计算机使用总线结构的优点是便于实现积木化，同时（A .减少了信息传输量B .提高了信息传输的速度5.在存储芯片中，地址译码采用双译码（二维译码）方式是为了（C.减少了信息传输线的条数D .可有两种信息源的代码在总线上同时出现A.扩大地址范围B.减少存储单元选通线数量13.总线的异步通信方式（）°C.减少存储单元的

4、数量D .减少存储元的数量A .既不采用时钟信号，也不采用握手信号B .只采用时钟信号，不采用握手信号6.对于提高Cache命中率，以下措施中无效的是（C.不采用时钟信号，只采用握手信号D .既采用时钟信号，又采用握手信号A .采用随机替换策略B.设置替换缓存来保存刚被替换的块14.打印机发出的中断是（）中断。C.增加Cache的容量D .通过编译优化改善程序的访存局部性A .内部B .外部C.程序D .软件7.某单地址运算指令有两个操作数，已知一个操作数来自存储器，则另一个15.中断向量表用于保存（操作数可以来自（ ）0A .被中断程序的返回地址中断服务程序的入口地址A. CacheB.通用

5、寄存器C.堆栈D .累加器C.中断优先级中断源编码16.在计数器定时查询方式下，若计数从上一次中止点开始，则（A .各设备使用总线的机会均等B .设备号小的优先级咼2.半导体SRAM和DRAM存储信息的原理有何不同？为什么 DRAM存储器需要刷新而SRAM不需要？解答：3.硬布线控制方式的两个主要缺点是什么？微程序控制方式如何 针对这些缺点进行改进？解答：缺点一是电路杂乱无规则，设计周期长，可靠性差；缺点二 是修改和维护难，增加或改变指令系统功能基本上需要重新设计。微程序方式利用存储程序的方法解决了规则性问题，控制逻 辑编成二进制码点存放在 ROM中；同时，微程序控制方式利用程 序设计方法解决

6、了修改和维护难的问题，因为增加或修改指令只 需改变微程序码点，重新注入 ROM芯片。简要回答以下问题（每小题 5分，共20 分）1. 已知十六进制数X = 42E48000H表示的是一个IEEE754标准的单精度浮点数, 请将X转换成十进制数(要求列示过程)。解答：X = 42E48000H =0100 0010 1110 0100 1000 0000 0000 0000 B据IEEE754标准，单精度浮点数表示为一SF 127(-1) X 1.M X 2 由以上X的二进制表示可知：S=0, E=10000101B=133DX =( 1) SX 1.M X2E127=(1) 0X 1.1100

7、1X2133-127=1.11001X 26=1110010.01B=114.25D即X表示成十进制是114.25c4.解释名词：多体交叉存储器。 解答：多体交叉存储器实质上是一种并行的主存系统，原来单字宽的存储体 称作一个分体，现在采用多个分体，对他们进行低位交叉编址。然后利用时间并行技术，在原有的主存存取周期及主存与 CPU之间数 据总线宽度不变的情况下，分时启动各个模块，可以在同一个存取周期里 得到多个存储字的内容。利用这样的方法，可以增加存储器的带宽，进而弥补主存和CPU之间 的速度差异，提高系统的效率。、（8分）某字节编址的计算机主存容量为 8MB，分为4096个块，Cache容量为

8、 64KB，和主存分成同样大小的块，并采用直接映射方式。问:Cache存储器标记（Tag）Cache存储块解答:1. 该Cache可分为多少个块？2. Cache的块内地址有多少位？3. 设Cache中的主存标记（Tag）如左图 所示，当CPU先后送出的访存地址为 6807FFH， 2D07FFH, 7F1057H 和 000000H，问哪些访问能命中该Cache?1.主存 8MB/4096 块=2KB/块，而 Cache容量为 64KB，4. 若Cache和主存的存储周期分别为10ns 和50ns,平均命中率为 96%，求CPU 访存的平均存储周期（平均访问时间）。四、（6分）某指令系统指令

9、字长为12位，每个操作数的地址码长度为3位。 试提出一种扩展操作码方案，使该指令系统有 4条三地址指令，16条二 地址指令，其余全部为一地址（单地址）指令。画出扩展图（即操作码分 配方案），并指出一地址指令共有多少条？解答：扩展图如下（方案并不唯一）4条三地址指令16条二地址指令一共应有27=128条一地址指令|0。0 XXX XXX XXX |001XXX XXX XXX |010 XXX XXX XXX |011 XXX XXX XXX故 Cache可分为 64KB/2KB=32 块2. 字节寻址的Cache块内地址为11位（211=2KB）3. 主存地址格式为：TagCache块号块内地

10、址（7位）（5位）（11 位）结合所给Cache标记有-6807FFH=110 1000 0000 0111 1111 1111 能命中 Cache 2D07FFH=010 1100 |0000)111 1111 1111 不能命中 Cache 7F1057H=111 1111 0001 0000 0101 0111 能命中 Cache 000000H=000 0000 |0000 0000 0000 0000B-不能命中 Cache4. Ta=TcX H+Tm X (1 H)=10 X 0.96+50 X 0.04 =9.6+2=11.6ns(或 10X 0.96+60X 0.04 =9.6

11、+2.4 =12ns也可)五、（12分）某计算机的CPU共有16条地址线，8条数据线，并有与存储器访问有关的控制线MREQ* （低电平时访问存储器）和 R/W* （高电平为读低电平OCO-为写）。现在要用8KX8位的ROM芯片和8KX4位的SRAM芯片组成该机的存储器，其中 SRAM在该机所占的地址空间是 0000H5FFFH，ROM所占的 地址空间为A000HFFFFH。除了上述ROM和SRAM芯片外，还有74138译码器可选用。1.组成该存储器需要上述 ROM和SRAM芯片各多少片?CPU运行程序中断处理程序中断屏蔽字L1级L2级L 3级L4级 L5级 L6级 L7级L8级L1级1111

12、1 1 1 1第六题表中断屏蔽字答案六、（10分）在一个8级中断系统中，硬件中断响应从高到低的优先顺序是：L1 > L2 > L3 >L4 > L5 > L6 > L7 > L8，现在要通过设置中断屏蔽字的方法将中断处理的优先顺序改变为：L1 > L5 > L8 > L3 > L2 > L4 > L6 > L7。L8L7L6L5L4L3L2L1应用程序L2到达L8到达t时刻：L5、L6、L7 同时请求时间T答案:CPU运行程序的轨迹七、（6分）某计算机采用微程序控制方式，其微指令格式为水平型，并八、（8分）某计算机有5条微指令，每条微指令发出的控制信号（微命采用断定方式。已知该机共有微命令23个，可判定的外部条件（微程序转移条件）有两个，控制存储器的容量为 1024X35位，并且微令）如下表所示。试对该机微指令的微命令字段（控制字段）进行编码，以使得微指令的控制字段不超过8bit而又保持微命令应有的并行性。程序可在控存的全部空间内实现转移。要求:九、（10分）假定某计算机系统中硬盘传输数据以 32位的字为单位，传输速率为2MB/S。CPU的时钟频率为100MHz。并约定本题中所涉及 的所有参数中1M=106