CF单片机课稿PPT学习教案

1、会计学1CF单片机课稿单片机课稿1、概述2、IO口3、交叉开关配置4、系统时钟源5、系统复位6、JTAG接口的在系统调试7、单片机的初始化设置第1页/共35页第2页/共35页第3页/共35页第4页/共35页数字数字IOIO高速微控制器高速微控制器内核内核模拟外设模拟外设第5页/共35页多数指令执行所需的时钟周期数与指令的字节数一致。第6页/共35页1、 与与8051 完全兼容完全兼容C8051F31x系列器件使用Silicon Labs的专利CIP-51 微控制器内核。CIP-51 与MCS-51TM指令集完全兼容，可以使用标准803x/805x的汇编器和编译器进行软件开发。CIP-51 内核

2、具有标准8052 的所有外设部件，包括4 个16 位计数器/定时器、一个具有增强波特率配置的全双工UART、一个增强型SPI端口、1280 字节内部RAM、128 字节特殊功能寄存器（SFR）地址空间及29/25 个I/O端口。第7页/共35页2、速度提高、速度提高CIP-51 采用流水线结构，与标准的8051 结构相比指令执行速度有很大的提高。在一个标准的8051 中，除MUL 和DIV 以外所有指令都需要12 或24 个系统时钟周期，最大系统时钟频率为12-24MHz。而对于CIP-51 内核，70%的指令的执行时间为1 或2 个系统时钟周期，只有4 条指令的执行时间大于4 个系统时钟周期

3、。执行周期数执行周期数 1 12 22/32/33 33/43/44 44/54/55 58 8指令数指令数262650505 516167 73 31 12 21 1第8页/共35页第9页/共35页3、增加的功能、增加的功能C8051F31x 系列MCU 在CIP-51 内核和外设方面有几项关键性的改进，提高了整体性能，更易于在最终应用中使用。 1）扩展的中断系统）扩展的中断系统 提供14 个中断源（标准8051 只有5个中断源），允许大量的模拟和数字外设中断微控制器。 一个中断驱动的系统需要较少的MCU 干预，因而有更高的执行效率。 在设计一个多任务实时系统时，这些增加的中断源是非常有用的

4、。第10页/共35页2）MCU有多达有多达8 个复位源个复位源上电复位电路（POR）片内VDD监视器（当电源电压低于VRST时强制复位）看门狗定时器时钟丢失检测器由比较器0 提供的电压检测器软件强制复位外部复位输入引脚FLASH读/写错误保护复位。 除了POR、复位输入引脚及FLASH操作错误这三个复位源之外，其他复位源都可以被软件禁止。 在一次上电复位之后的MCU初始化期间，WDT可以被永久性使能。第11页/共35页3)内部振荡器内部振荡器 在出厂时已经被校准为24.5MHz 2%。 器件内还集成了外部振荡器驱动电路，允许使用晶体、陶瓷谐振器、电容、RC 或外部时钟源产生系统时钟。 如果需要

5、，时钟源可以在运行时切换到外部振荡器。 外部振荡器在低功耗系统中是非常有用的，它允许MCU 从一个低频率（节电）外部晶体源运行，当需要时再周期性地切换到高速（可达25MHz）的内部振荡器。第12页/共35页4、可编程数字、可编程数字I/O C8051F310有29个I/O引脚（3个8位口和一个5位口）C8051F31x端口的工作情况与标准8051相似，但有一些改进。每个端口引脚都可以被配置为模拟输入或数字I/O。被选择作为数字I/O的引脚还可以被配置为推挽或漏极开路输出。在标准8051中固定的“弱上拉”可以被总体禁止，为低功耗应用提供了进一步节电的能力。第13页/共35页110010011VD

6、DDGND推挽输出方式推挽输出方式第14页/共35页1000101高阻高阻DGND漏极开路输出漏极开路输出第15页/共35页10101数字输入数字输入第16页/共35页1.C8051F单片机有大量的数字资源需要通过4个低端I/O端口P0、P1、P2和P3才能使用。2.P0、P1、P2和P3中的每个引脚既可定义为通用的端口I/O（GPIO）引脚，又可以分配给一个数字外设或功能（例如：UART0 或/INT1）。 3.资源分配的灵活性是通过使用优先权交叉开关译码器实现的。第17页/共35页n优先权交叉开关的配置是通过3个特殊功能寄存器XBR0、XBR1、XBR2来实现的，对应使能位被设置为逻辑1时

7、，交叉开关将端口引脚分配给外设。第18页/共35页对外引脚对外引脚数字资源数字资源端口端口IO单元单元第19页/共35页UART0SPISMBusUART1PCA高高低低第20页/共35页端口I/O 初始化包括以下步骤：1用端口输入方式寄存器（PnMDIN）选择所有端口引脚的 输入方式（模拟或数字）。2用端口输出方式寄存器（PnMDOUT）选择所有端口引脚 的输出方式（漏极开路或推挽）。3用端口跳过寄存器（PnSKIP）选择应被交叉开关跳过的 那些引脚。4 将引脚分配给要使用的外设。5 使能交叉开关（XBARE =1）。用作比较器或ADC 输入的任何引脚都必须被配置为模拟输入跳过所有被用作模拟

8、输入的引脚复位后所有引脚的缺省设置都是数字输入端口端口I/O 初始化初始化第21页/共35页 MCU有一个内部振荡器和一个外部振荡器驱动，每个驱动电路都能产生系统时钟。MCU 在复位后从内部振荡器启动。 内部振荡器可以被使能/禁止， 振荡频率可以用内部振荡器控制寄存器OSCICN设置当/RST 引脚为低电平时，两个振荡器都被禁止。 MCU 可以从内部振荡器或外部振荡器运行，可使用OSCICN 寄存器中的CLKSL 位在两个振荡器之间随意切换。第22页/共35页 当外部晶体振荡器稳定运行时，晶体振荡器有效标志OSCXCN 寄存器中的XTLVLD被硬件置1。 XTLVLD 检测电路要求在使能振荡器

9、工作和检测XTLVLD之间至少有1 ms的启动时间。如果需要使用晶体或陶瓷谐振器作为MCU 的外部振荡器源建议的过程为1） 通过向端口寄存器的对应位写0 使XTAL1 和XTAL2 引脚 为低电平。 2） 将XTAL1 和XTAL2 配置为模拟输入。 3）使能外部振荡器 4）等待至少1ms 5）查询XTLVLD = 1 6）将系统时钟切换到外部振荡器第23页/共35页复位电路将控制器置于一个预定的缺省状态。在进入复位状态时将发生以下过程：1）CIP-51 停止程序执行2） 特殊功能寄存器（SFR）被初始化为所定义的复位值 3）外部端口引脚被置于一个已知状态 4）中断和定时器被禁止。5）所有的S

10、FR 都被初始化为预定值 6）I/O 端口锁存器的复位值为0 xFF，全部为逻辑1，内部 弱上拉有效，使外部I/O 引脚处于高电平状态。 7) MCU 使用内部振荡器运行在2MHz 作为默认的系统时钟。 8) 看门狗定时器被使能，使用其最长的超时时间。第24页/共35页第25页/共35页1）上电复位）上电复位 在上电期间，器件保持在复位状态，/RST引脚被驱动到低电平，直到VDD上升到超过VRST电平。 从复位开始到退出复位状态要经过一个延时；该延时随着VDD上升时间的增大而减小 对于合理的上升时间（小于1ms），上电复位延时（TPORDelay）通常小于0.3ms。 最大的VDD上升时间为1

11、ms；上升时间超过该最大值时可能导致器件在VDD达到VRST电平之前退出复位状态。第26页/共35页2）掉电复位和）掉电复位和VDD 监视器监视器 当发生掉电或因电源波动导致VDD降到VRST以下时，电源监视器将/RST引脚驱动为低电平并使CIP-51 保持复位状态。 当VDD又回到高于VRST的电平时，CIP-51 将退出复位状态。在选择VDD 监视器作为复位源之前，必须使能VDD 监视器。VDD 监视器被使能或稳定之前选其为复位源可能导致系统复位将VDD 监视器配置为复位源的步骤如下：1使能VDD 监视器（VDM0CN 中的VDMEN 位 = 1）；2等待VDD 监视器稳定；3选择VDD

12、监视器作为复位源（RSTSRC 中的PORSF 位 = 1）第27页/共35页3）外部复位）外部复位 外部/RST 引脚提供了使用外部电路强制MCU 进入复位状态的手段。 在/RST 引脚上加一个低电平有效信号将导致MCU 进入复位状态。 尽管在内部有弱上拉，但最好能提供一个外部上拉和/或对/RST 引脚去耦以防止强噪声引起复位。第28页/共35页4）时钟丢失检测器复位）时钟丢失检测器复位 时钟丢失检测器（MCD）实际上是由系统时钟触发的单稳态电路。 如果系统时钟保持在高电平或低电平的时间大于100 微秒，单稳态电路将超时并产生复位。第29页/共35页5）看门狗定时器复位）看门狗定时器复位 可

13、编程计数器阵列（PCA）的可编程看门狗定时器（WDT）功能可用于在系统出现错误的情况下防止软件运行失控。 如果因系统出错使用户软件不能更新WDT，则WDT 将产生一次复位，WDTRSF 位（RSTSRC.5）被置1。/RST 引脚的状态不受该复位的影响。 可以通过软件使能或禁止PCA 的WDT 功能。第30页/共35页 看门狗watchdog timer，是一个定时器电路。 一般有一个输入，叫喂狗，一个输出到MCU的RST端。 MCU正常工作的时候，每隔一端时间输出一个信号到喂狗端，给WDT 清零。如果超过规定的时间不喂狗(一般在程序跑飞时)，WDT 定时超过，就给出一个复位信号到MCU，使得MCU复位，防止MCU死机 看门狗的作用就是防止程序发生死循环，或者说程序跑飞。 工作原理：系统运行以后也就启动了看门狗的计数器，看门狗就开始自动计数，如果到了一定的时间还不去清看门狗，那么看门狗计数器就会溢出从而引起看门狗中断，造成系统复位。第31页/共35页第32页/共35页 C8051F31x器件具有片内Silicon Labs 2线（C2）接口调试电路，支持使用安装在最终应用系统中的产品器件进行非侵入式、全速的在系统调试。 Silicon Labs的调试系统支持观察和修改存储器和寄存器，支持断点和单步执行。不需要额外的目标RAM、程序存储器、定时器或通信通道。