VLS的设计支援工学_第1页
VLS的设计支援工学_第2页
VLS的设计支援工学_第3页
VLS的设计支援工学_第4页
VLS的设计支援工学_第5页
已阅读5页,还剩25页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、1vlsivlsi設計支援工学設計支援工学lsilsi設計流設計流藤田昌宏藤田昌宏東京大学大学院工学系研究科電子工学専攻東京大学大学院工学系研究科電子工学専攻fujitaee.t.u-tokyo.ac.jphttp:/www.cad.t.u-tokyo.ac.jp2lsi使使3説明流説明流 lsi種類種類 同期回路?同期回路? 設計流設計流 設計記述設計記述 動作合成動作合成 論理合成論理合成 配置配線配置配線 4lsilsilsi ,特定離散値用計算 実際信号値0 2信号値、3 5 高集積化向 最先端lsi、入力間積(and)計算要素(呼)数千万個集積lsi 例:増幅、演算器、無線機 信号値

2、、連続的変化 高集積化 基本的本講義、基本的本講義、基本的lsi対象対象完全完全5lsi種類:機能種類:機能:例:例pentium()() 算術演算、転送、条件分岐命令逐次実行特化:()特化:() 同、(画像処理、音声処理)用専用命令多持組込型:例組込型:例dsp (携帯電話)携帯電話) 命令数少、応用合特殊命令 例:for (i=0;i yvar- if compare returns 01 then xvar yvar while (compare_var /= 11) loop- loop till the numbers are equal if (compare_var = 01)

3、then yvar := yvar - xvar; else xvar := xvar - yvar; end if; compare_var := compare(xvar, yvar); end loop; gcd_output = xvar;else gcd_output = 00000000; end if;18動作合成例動作合成例out = a*u + b*v + c*w + d*x + e*y19共有共有実行排他的実行上実行排他的実行上rtl 演算演算 (+, -, *, ) 共有共有 回路面積削減。、上例例if (c1) m = m +1 a;else s = s +2 b; i

4、f (c2) m = m +3 a;+1,3+2masbadder delay+1,2,3msabadder delaymux delay最小面積最小面積最小遅延最小遅延20論理式論理論理式論理 基本論理演算基本論理演算 and入力全出力、以外 or入力出力、入力全出力 not入力出力、入力出力 論理(登録)論理(登録) 半導体作上作基準構成 nandand+not norinvor+not and-or-inverter(aoi) aoi2: out = (a and b) or c)abcout21論理合成?論理合成? 与論理式簡単化、登与論理式簡単化、登録回路変換録回路変換 論理式簡単化

5、 注意:、自分好独自注意:、自分好独自定義定義 設計効率化、各設計前、専用定義使普通 例: pentium iii 浮動小数点演算器用22積和形論理式簡単化積和形論理式簡単化 積和形論理式:積項(変数積和形論理式:積項(変数and)or (a and b and (not c) or (not b) and c) abc + bc 積項縮小拡大操作繰返、積項数最小化試積項縮小拡大操作繰返、積項数最小化試操作操作ababababcdcdcdcd111111ababababcdcdcdcd111111ababababcdcdcdcd111111abc + acd + bcd + abcabc +

6、abcd + abcd + abcabc + abd + abc23論理論理 論理回路構成基本単位論理回路構成基本単位 and,or,not,nand,nor, eor, 真理値表真理値表abcabcabcabcabcaba b c0 0 00 1 01 0 01 1 1a b c0 0 00 1 11 0 11 1 1a b c0 0 10 1 11 0 11 1 0a b c0 0 10 1 01 0 01 1 0a b c0 0 00 1 11 0 11 1 0a b0 11 024多段化多段論理式簡単化多段化多段論理式簡単化 積和形論理式多段化積和形論理式多段化 論理関数 f 割関数

7、d 論理関数因数分解(、余) ac+bc+ad+bd+ef=(a+b)(c+d)+ef 多段論理式簡単化多段論理式簡単化 基本的回路変換接続変換数配線数減f = d q + rcfabed34o1o21268957bdc1xfabed34o1o212895bcc25使、分割回路各、使、分割回路各、最小集合求最小集合求 : 分割回路各、少含一般的回路対、最小求問題一般的回路対、最小求問題np完完全全nand2invaoi21nand3nand326配置配線配置配線配置:各配置:各lsi上並上並配線:各間配線:各間関数関数 面積、総配線長 最長配線短基本的自動配置配線利用基本的自動配置配線利用 大

8、規模、時間処理 、自動: 変、一度 自分場合、人手配置配線多場合、人手配置配線多27 製造製造lsi設計動作調設計動作調 lsi入力信号送、所望出力調入力信号送、所望出力調 完全調可能全入力調不可完全調可能全入力調不可能能 可能性高故障作、調可能性高故障作、調 縮退故障入力関係出力値固定 故障回路中配線 電源消費異常大 通常、大規模回路大変、容易化通常、大規模回路大変、容易化設計施設計施 内部外部見28検証検証設計仕様満否調設計仕様満否調 仕様、一般的自然言語図表現 仕様形式化重要通常、結果人手通常、結果人手 自動化 自動生成 結果自動解析形式的検証:設計正数学的証明形式的検証:設計正数学的証

9、明 基本的、場合等価具体的問題具体的問題 設計等価性検証 設計特定性質満検証()今、設計記述時間、設計正検証時間今、設計記述時間、設計正検証時間方長!方長!海外活発研究活動海外活発研究活動29、本講義、基本的、論理合成話本講義、基本的、論理合成話月日月日lsi設計、導入、設計、導入、分決定(分決定(binary decision diagrams, bdd) )月日積和形論理式簡単化:月日積和形論理式簡単化:unate 関数利用関数利用月日繰返積和形論理式簡単化月日繰返積和形論理式簡単化月日多段論理回路生成法月日多段論理回路生成法月日休講予定月日休講予定月日多段論理回路簡単化月日多段論理回路簡単化月日月日月日論理回路最適化月日論理回路最適化月以降中野先生月以降中野先生30参考:参考:vlsi設計工学設計工学学部年木曜限学部年木曜限vlsi設計手法、設計支援手法(設計手法、設計支援手法(cad)広広 (浅)(浅) 説明説明月日月日lsi設計、導入、設計、導入、cmos論理回路論理回路月日基本的論理回路、論理回路計算機処理(分決定)月日基本的論理回路、論理回路計算機処理(分決定)月、日論理合

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论