计机原理及系统结构

1、计算机原理及系统结构 第三十一讲主讲教师：赵主讲教师：赵宏伟宏伟 学时：学时：64第第7 7章章多级结构的存储器系统概述多级结构的存储器系统概述和主存储器和主存储器3本章主要内容本章主要内容w多级结构的存储器系统概述多级结构的存储器系统概述w主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织w教学计算机的内存储器实例教学计算机的内存储器实例w提高储存器系统性能的途径提高储存器系统性能的途径4存储器系统的概念与目标存储器系统的概念与目标输入设备输入设备输出设备输出设备入出接口和总入出接口和总线线外存设备外存设备主存储器主存储器高速缓存高速

2、缓存控控 制制 器器运运 算算 器器p197p1975存储器系统的概念与目标存储器系统的概念与目标w存储器的作用存储器的作用n计算机中用来存放和的部件，是冯.诺依曼结构计算机的重要组成n程序和数据的共同特点：二进制位串w存储器的要求存储器的要求n能够有两个稳定状态来表示二进制中的“0”和“1”n容易识别，两个状态能方便地进行转换n几种常用的存储介质：磁介质、触发器、电容、光盘6存储器系统的概念与目标存储器系统的概念与目标w存储器追求的目标存储器追求的目标：应能基本满足cpu对数据的要求：可以满足程序对存储空间的要求：（价格/位）在用户能够承受范围内w怎么实现这个目标？怎么实现这个目标？n用多级

3、结构存储器把要用的程序和数据，按其使用的急迫程度分段调入存储容量不同、运行速度不同的存储器中，并由硬软件系统统一调度管理n例如三级结构存储器：cache主存虚存7多级结构存储器系统多级结构存储器系统w选用生产与运行成本不同的、存储容量不同的、读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度、速度、容量容量、成成本本方面的优势，从而达到最优性能价格比，以满足使用要求。w例如：用容量更小但速度最快的 sram芯片组成 cache，容量较大速度适中的 dram芯片组成 main memory，用容量特大但速度较慢的磁盘设备构成 vi

4、rtual memory。p197p1978多级结构存储器系统多级结构存储器系统9程序运行的程序运行的局部性原理局部性原理w程序运行的程序运行的局部性原理局部性原理表现在三方面表现在三方面：在一小段在一小段时间时间内，最近被访问过的程序和内，最近被访问过的程序和数据很可能再次被访问，数据很可能再次被访问，例如：程序循环例如：程序循环：在在空间空间上这些被访问的程序和数据往往集上这些被访问的程序和数据往往集中在一小片存储区，中在一小片存储区，例如：数组存放例如：数组存放：在访问在访问顺序顺序上，指令顺序执行比上，指令顺序执行比转移执行的可能性大转移执行的可能性大 (大约大约 5:1 )p198p

5、19810多级结构存储器之间应满足的原则多级结构存储器之间应满足的原则w一致性原则一致性原则n同一个信息可以处在不同层次存储器中，此时，这一同一个信息可以处在不同层次存储器中，此时，这一信息在几个级别的存储器中应保持相同的值。信息在几个级别的存储器中应保持相同的值。w包含性原则包含性原则n处在内层的信息一定被包含在其外层的存储器中，反处在内层的信息一定被包含在其外层的存储器中，反之则不成立，即内层存储器中的全部信息是其相邻外之则不成立，即内层存储器中的全部信息是其相邻外层存储器中一部分信息的复制品层存储器中一部分信息的复制品 。p198p19811微电子技术发展趋势微电子技术发展趋势wcpu与

6、与dram性能比较性能比较处理器性能每年处理器性能每年增长增长60%动态存储器性能每年增长9%110100100019801981198319841985198619871988198919901991199219931994199519961997199819992000dramcpu1982cpu与主存储器的性能差与主存储器的性能差异，每年增长异，每年增长50%性能性能摩尔定律年份年份12现代计算机中的存储层次现代计算机中的存储层次w利用程序的局部性原理利用程序的局部性原理n以最低廉的价格提供尽可能大的存储空间n以最快速的技术实现高速存储访问13本章主要内容本章主要内容w多级结构的存储器系

7、统概述多级结构的存储器系统概述w主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织w教学计算机的内存储器实例教学计算机的内存储器实例w提高储存器系统性能的途径提高储存器系统性能的途径14主存储器概述主存储器概述w计算机中存储计算机中存储正处在运行中正处在运行中的程序和数据的程序和数据(或一部分或一部分) 的部件，通过的部件，通过地址、数据、控制三类总线与地址、数据、控制三类总线与 cpu等其他部件连通。等其他部件连通。w地址总线地址总线 ab 的位数决定了可寻址的最大内存空间的位数决定了可寻址的最大内存空间w数据总线数据总线 db 的位

8、数与工作频率的乘积正比于最高数据入出量的位数与工作频率的乘积正比于最高数据入出量w控制总线控制总线 cb 指出总线周期的类型和指出总线周期的类型和本次读写操作完成的时刻本次读写操作完成的时刻readywriteread cpu mainmemoryab k 位（给出地址）位（给出地址）db n 位（传送数据）位（传送数据）例如：例如：k= 32 位位n= 64 位位p200p20015主存储器的读写过程主存储器的读写过程主存储体数据寄存器地址寄存器/we/cs0/cs1读过程：给出地址给出地址给出片选与读命令给出片选与读命令保存读出内容保存读出内容写过程：给出地址给出地址给出片选与数据给出片选

9、与数据给出写命令给出写命令主存储体16主存储器概述主存储器概述w主要技术指标主要技术指标n存取时间w通常用读写一个存储单元所需的时间度量，即读写速度n存储周期w连续两次读写存储单元所需的时间间隔w大于读写一次存储单元的存取时间n存储容量w通常用构成存储器的字节（8位）或者字数（2、4、8个字节）表述w多数计算机能在逻辑上同时支持按字节或者字读写存储器17半导体存储器的分类半导体存储器的分类 易失性 存储器 非易失性 存储器 半导体存储器 只读 存储器 rom 随机读写存储器ram 掩膜 rom 可编程 rom （prom） 可擦除 rom （eprom） 电擦除 rom （e2prom） 静态

10、 ram （sram） 动态 ram （dram） 快速擦写存储器 （flash memory） 计算机原理及系统结构 第三十二讲主讲教师：赵主讲教师：赵宏伟宏伟 学时：学时：6419静态和动态静态和动态ram芯片特性芯片特性 sramdram存储信息触发器电容 破坏性读出非是需要刷新不要需要 送行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低20动态存储器读写原理动态存储器读写原理w动态存储器，是用金属氧化物半导体（动态存储器，是用金属氧化物半导体（mos）的单个）的单个mos管来存储一个二进制位（管来存储一个二进制位（bit）信息的。信息被存储）信息的。信息被存储在在mo

11、s管管t的源极的寄生电容的源极的寄生电容cs中，例如，用中，例如，用cs中存储中存储有电荷表示有电荷表示1，无电荷表示，无电荷表示0。+- -字线字线位位线线高，高，t 导通，导通，低，低，t 截止。截止。vddcs柵极柵极t源极源极漏极漏极充电充电放电放电通过电容通过电容cs有有无无存储电荷来存储电荷来区分信号区分信号1、0p201p20121+ +- -vddcs字线字线位位线线t 写写 1 ：使位线为低电平，：使位线为低电平，高，高，t 导通，导通，低，低，t 截止。截止。低低若若cs 上无电荷，则上无电荷，则 vdd 向向 cs 充电；充电； 把把 1 信号写入了电容信号写入了电容 c

12、s 中。中。若若cs 上有电荷，则上有电荷，则 cs 的电荷不变，的电荷不变，保持原记忆的保持原记忆的 1 信号不变。信号不变。22+ +- -vddcs字线字线位位线线t高，高，t 导通，导通，低，低，t 截止。截止。高高写写 0 ：使位线为高电平，：使位线为高电平， 若若cs 上有电荷，则上有电荷，则 cs 通过通过 t 放电；放电； 若若cs 上无电荷，则上无电荷，则 cs 无充放电动作，无充放电动作，保持原记忆的保持原记忆的 0 信号不变。信号不变。把把 0 信号写入了电容信号写入了电容 cs 中。中。 23+- -vddcs字线字线位位线线t接在位线上的读出放大器会感知这种变化，读出

13、为接在位线上的读出放大器会感知这种变化，读出为 1。高，高，t 导通，导通，高高读操作：读操作： 首先使位线充电至高电平，当字线来高电平后，首先使位线充电至高电平，当字线来高电平后，t导通，导通，低低 若若 cs 上无电荷，则位线上无电位变化上无电荷，则位线上无电位变化 ，读出为，读出为 0 ； 若若 cs 上有电荷，则会放电，并使位线电位由高变低，上有电荷，则会放电，并使位线电位由高变低，242526动态存储器读写原理动态存储器读写原理w破坏性读出破坏性读出：读操作后，被读单元的内容一定被清为零，：读操作后，被读单元的内容一定被清为零，必须把刚读出的内容立即写回去，通常称其为预充电延迟，必须

14、把刚读出的内容立即写回去，通常称其为预充电延迟，它影响存储器的工作频率，在结束预充电前不能开始下一它影响存储器的工作频率，在结束预充电前不能开始下一次读。次读。w要定期刷新要定期刷新：在不进行读写操作时，：在不进行读写操作时，dram 存储器的各存储器的各单元处于断路状态，由于漏电的存在，保存在电容单元处于断路状态，由于漏电的存在，保存在电容cs 上上的电荷会慢慢地漏掉，为此必须定时予以补充，通常称其的电荷会慢慢地漏掉，为此必须定时予以补充，通常称其为刷新操作。刷新不是按字处理，而是每次刷新一行，即为刷新操作。刷新不是按字处理，而是每次刷新一行，即为连接在同一行上所有存储单元的电容补充一次能量

15、。刷为连接在同一行上所有存储单元的电容补充一次能量。刷新周期一般为新周期一般为2ms，刷新有，刷新有两种常用方式两种常用方式：n集中刷新，停止内存读写操作，逐行将所有各行刷新一遍；n分散刷新，每隔一定时间段，刷新一行，各行轮流进行。w信号序关系：结论性内容参考信号序关系：结论性内容参考p203。27静态存储器存储原理静态存储器存储原理w静态存储器（静态存储器（sram）是用触发器线路记忆和读写数据的，）是用触发器线路记忆和读写数据的，通常用通常用6个个mos管组成存储一位二进制信息的存储单元。管组成存储一位二进制信息的存储单元。其中其中4个个mos管组成两个反相器，输入输出交叉耦合构成管组成两

16、个反相器，输入输出交叉耦合构成一位触发器，记忆一位二进制信息。一位触发器，记忆一位二进制信息。p204p2042829存储器的组织存储器的组织w用用10241位的芯片组成位的芯片组成1kb ram a0 a9 d0 d7 8 i/o 7 i/o 6 i/o 5 i/o 4 i/o 3 i/o 2 i/o 1 10241 i/o 地址线 数据线 30存储器的组织存储器的组织w用用2564位的芯片组成位的芯片组成1kb rama8a9a0a7d0d7地址线数据线a0 ce 4 i/oa0 ce 32564a7 i/oa0 ce 6 i/oa0 ce 52564a7 i/oa0 ce 8 i/oa0

17、 ce 72564a7 i/oa0 ce 2 i/oa0 ce 12564a7 i/o译码器计算机原理及系统结构 第三十三讲主讲教师：赵主讲教师：赵宏伟宏伟 学时：学时：6432存储器设计存储器设计w地址译码（芯片选择）地址译码（芯片选择）w字扩展字扩展w位扩展位扩展33本章主要内容本章主要内容w多级结构的存储器系统概述多级结构的存储器系统概述w主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织w教学计算机的内存储器实例教学计算机的内存储器实例w提高储存器系统性能的途径提高储存器系统性能的途径34教学计算机的内存储器实例教学计算机的内存

18、储器实例w设计基本要求设计基本要求n需要rom来存放监控程序n需要ram供用户和监控程序使用n能够让用户进行扩展w地址总线：地址总线：16位，高位，高3位译码产出片选信号位译码产出片选信号w数据总线：数据总线：16位，分为内部位，分为内部db和外部和外部dbw控制总线：控制总线：n时钟信号：与cpu时钟同步，简化设计n读写信号：由/mio，req和/we译码生成内存和io读写信号35静态存储器字位扩展静态存储器字位扩展w教学计算机系统的存储器的容量为教学计算机系统的存储器的容量为 10k字，每个字的字长为字，每个字的字长为 16 位。位。存储器芯片选用两种：存储器芯片选用两种：n有 8192

19、个存储单元、每个存储单元由 8 位组成的静态存储器芯片58c65romn有 2048 个存储单元、每个存储单元由 8 位组成的静态存储器芯片6116ramw为组成为组成 16 位的存储器，必须使用两片芯片完成字长扩展（位的存储器，必须使用两片芯片完成字长扩展（位扩展位扩展）；）；为达到为达到10k的内容容量，还必须用两片芯片完成存储单元的数量扩展的内容容量，还必须用两片芯片完成存储单元的数量扩展（字扩展字扩展）；）；w为访问为访问 8192 个存储单元，需要使用个存储单元，需要使用13位地址，应把地址总线的低位地址，应把地址总线的低13位地址送到每个位地址送到每个58c65存储器芯片的地址引脚

20、；存储器芯片的地址引脚；w为访问为访问 2048 个存储单元，需要使用个存储单元，需要使用11位地址，应把地址总线的低位地址，应把地址总线的低11位地址送到每个位地址送到每个6116存储器芯片的地址引脚；存储器芯片的地址引脚； w对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器对地址总线的高位部分进行译码，产生的译码信号送到相应的存储器芯片的片选信号引脚芯片的片选信号引脚 /cs，用于选择让哪一个地址范围内的存储器，用于选择让哪一个地址范围内的存储器芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。芯片工作，保证不同存储器芯片在时间上以互斥方式（分时）运行。w还要向存储器

21、芯片提供读写控制信号还要向存储器芯片提供读写控制信号 /we，以区分是读、还是写操，以区分是读、还是写操作，作，/we信号为高电平是读，为低是写。信号为高电平是读，为低是写。36静态存储器字位扩展静态存储器字位扩展地址总线低地址总线低13位位高位地址译码给出高位地址译码给出片选信号片选信号/cs0/cs1高八位数据高八位数据低八位数据低八位数据/we 2k * 8 bit 8k * 8 bit 8k * 8 bit 2k * 8 bit 译码器译码器13113110 01fff1fff2000200027ff27ff37本章主要内容本章主要内容w多级结构的存储器系统概述多级结构的存储器系统概述

22、w主存储器部件的组成和设计主存储器部件的组成和设计n主存储器概述n动态存储器原理n静态存储器原理n存储器的组织w教学计算机的内存储器实例教学计算机的内存储器实例w提高储存器系统性能的途径提高储存器系统性能的途径38提高储存器系统性能的途径提高储存器系统性能的途径w动态存储器系统的快速读写技术动态存储器系统的快速读写技术n快速页式工作技术快速页式工作技术 ：连续读写属于同一行的多个列中的数据，其行地址只需在第一次读写时送入（锁存），之后保持不变，则每次读写属于该行的多个列中的数据时，仅锁存列地址即可，从而省掉了锁存行地址时间，也就加快了主存储器的读写速度。nedo（extended data out）技术：在数据输出部分增加数据锁存线路，延长输出数据的有效保持时间，即使地址信号改变了，仍能取到正确的读出数据，这可以进一步缩短地址送入时间，也就加快了主存储器的读写速度。 39提高储存器系统性能的途径提高储存器系统性能的途径w主存储器的并行读写技术主存储器的并行读写技术n并行读写能够使主存储器在一个工作周期或略多一点的时间内读并行读写能够使主存储器在一个工作周期或略多一点的时间内读出多个主存字。在静态和动态的存储器都可使用并行读写技术。出多个主存字。在静态和动态的存储器都可使用并行读写技术。w主要有两种方案：主要有两种方案：n一体多字：一体多字：