电工电子技术高级3

1、与运算：0 1 00AA AAAAAA或运算：1 11 0AA AAAAAA非运算：AA 交换律：ABBAABBA结合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA(A+B)(A+C)=AA+AB+AC+BC(A+B)(A+C)=A+BC(A+B)(A+C)=A+BC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC含有含有A A的项提取的项提取=A+BC1+B+C=11+B+C=1)(1BA BA A+A=1A+A=1A A1=A1=AA+AB=A+BA+AB=A+BABCBCABCAABCCBAABCCABAABCF)()(2逻辑函

2、数化简的意义：逻辑表达式越简单，实现它的电路越逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。简单，电路工作越稳定可靠。BCCBCBBCCBAABCCBBCAABCF)()(1BAGEBCDABAF)(1BABCDBADABADBCDABADCDBAF)()(2CABCABABCBAABCBCAABF)(DCBADBACBADBACBADBACCBADCBDCACBAF)()( 利用公式（），为某一项配上其所缺的变量，利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。以便用其它方法进行化简。CACBBABBCAACBCBACBABCACBACBACB

3、BACCBACBAACBBABACBCBBAF)()1 ()1 ()()(BCACABBCAABCCBAABCCABABCBCACBACABABCF)()()(练习练习F AB+AB (C+D) E 在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输在数字电路中，如果任意时刻的输出信号，仅取决于该时刻输入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，入信号逻辑取值的组合，而与输入信号作用前电路原有的状态无关，这类数字电路称为这类数字电路称为。真值表是组合逻辑电路最基本的描。真值表是组合逻辑电路最基本的描述方法。述方法。 所谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信所

4、谓分析，就是根据给定的逻辑电路，找出其输出信号和输入信号之间的逻辑关系，确定电路的逻辑功能。号之间的逻辑关系，确定电路的逻辑功能。用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系；用公式法或者卡诺图法化简，写出最简逻辑表达式；用公式法或者卡诺图法化简，写出最简逻辑表达式；根据最简逻辑函数式列出功能真值表；根据最简逻辑函数式列出功能真值表；根据真值表写出逻辑功能说明，以便理解电路的作用。根据真值表写出逻辑功能说明，以便理解电路的作用。 组合逻辑电路的设计是根据给定的实际逻辑功能，找出实组合逻辑电路的设计是根据给定的实际逻辑功能，找出实现该

5、功能的逻辑电路。现该功能的逻辑电路。 根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，根据给出的条件，找出什么是逻辑变量，什么是逻辑函数，用字母设出，另外用用字母设出，另外用0和和1各表示一种状态，找出逻辑函数和逻辑各表示一种状态，找出逻辑函数和逻辑变量之间的关系；变量之间的关系； 根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真根据逻辑函数和逻辑变量之间的关系列出真值表，并根据真值表写出逻辑表达式；值表写出逻辑表达式； 化简逻辑函数；化简逻辑函数； 根据最简逻辑表达式画出逻辑电路；根据最简逻辑表达式画出逻辑电路； 验证所作的逻辑电路是否能满足设计的要求（特别是有约束验证所作的逻辑电路

6、是否能满足设计的要求（特别是有约束条件时要验证约束条件中的最小项对电路工作状态的影响）。条件时要验证约束条件中的最小项对电路工作状态的影响）。 用与非门设计一个交通报警控制电路。交通用与非门设计一个交通报警控制电路。交通信号灯有红、绿、黄信号灯有红、绿、黄3种，种，其他，其他情况均属故障，出现故障时输出报警信号。情况均属故障，出现故障时输出报警信号。 设红、绿、黄灯分别用设红、绿、黄灯分别用A、B、C表示，灯亮时为正常工作，表示，灯亮时为正常工作，其值为其值为1，灯灭时为故障现象，其值为，灯灭时为故障现象，其值为0；输出报警信号用；输出报警信号用F表示，表示，正常工作时正常工作时F值为值为0，

7、出现故障时，出现故障时F值为值为1。列出真值表如下：。列出真值表如下： A B C F A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 2 ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 5 A B C F & & & & 1 1 1 ACABCBAF 加法器的应用加法器的应用加法器电路分为半加器和全加器两种。半加器在运算时不考虑前位的进位；全加器则考虑前位的进位。半加器不考虑低位向本

8、位的进位，它有两个输入端和两个输出端。半加器不考虑低位向本位的进位，它有两个输入端和两个输出端。设加数（输入端）为A、B ；和为S ；向高位的进位为C。半加器的真值表 全加器考虑低位向高位的进位，它有三个输入端和两个输出端。全加器考虑低位向高位的进位，它有三个输入端和两个输出端。设输入变量为（加数）Ai、Bi、 Ci，输出变量为 Si、 Ci+1全加器的应用全加器的应用指定二进制代码代表特定的信号的过程就叫编码。把某一组二进制代码的特定含义译出的过程叫译码。 （1）编码器 若有2n个输入信息，则最多编码成n个信号。人们在编码过程中一般是采用编码矩阵和编码表，编码矩阵就是在卡诺图上指定每一方格代

9、表某一自然数，把这些自然数填入相应的方格。编码器与译码器的应用编码器与译码器的应用 变量编码器的输出位变量编码器的输出位数为数为n时，输入端的数量时，输入端的数量为为2n。下面以。下面以8线线3线线优先编码器优先编码器74LS148为为例，介绍这类编码器的例，介绍这类编码器的功能及应用。功能及应用。00123SECC YIIIIGOUGND 127654YYSIIII1 2 3 4 5 6 7 816 15 14 13 12 11 10 974LS148的管脚排列图的管脚排列图 管脚排列图中，I0 I7为输入信号端， Y0 Y2为输出端， S为使能输入端， OE为使能输出端， GS为片优先编码

10、输出端。 当使能输入端S时，电路处于禁止编码状态，所有的输出端全部输出高电平“”；当使能输入端S时，电路处于正常编码状态，输出端的电平由I0 I7 的输入信号而定。 I7的优先级别最高， I0级别最低。 使能输出端OE 时，表示电路处于正常编码同时又无输入编码信号的状态。 片优先编码输出端GS时，表示电路处于正常编码且又有编码信号输入时的状态。输入输入输出输出10000000001111111100101101110111101111101111110111111111111100000101001110010111011111100101010101010101I0I2I1I3I5I4I7I

11、6SY2Y0OEGSY12）译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。 n位二进制输入数码，其位二进制输入数码，其输出端最多有输出端最多有2n种状态。种状态。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。BCD七段显示译码器七段显示译码器发光二极管(LED)由特殊的半导体材料砷化镓、 磷砷化镓等制成，可以单独使用，也可以组装成分段式或点阵式LED显示器件(半导体显示器)。 分段式显示器(LED数码管)由7条线段围成“日”字型，每一段包含一个发光二极管。外加正向电压时二极管导通，发出清晰的光

12、，有红、黄、绿等色。只要按规律控制各发光段的亮、灭，就可以显示各种字形或符号。 图4 - 17是共阴式LED数码管的原理图。使用时，公共阴极接地，7个阳极ag由相应的BCD七段译码器来驱动(控制)，如图4 - 17(c)。BCD七段译码器的输入是一位BCD码(以D、C、B、A表示)，输出是数码管各段的驱动信号(以FaFg表示)，也称47译码器。若用它驱动共阴LED数码管，则输出应为高电平有效，即输出为高(1)时，相应显示段发光。例如，当输入8421码DCBA=0100时，应显示 ， 即要求同时点亮b、c、f、g段， 熄灭a、d、e段，故译码器的输出应为FaFg=0110011，这也是一组代码，

13、常称为段码。同理，根据组成09这10个字形的要求可以列出8421BCD七段译码器的真值表。 判断题1.组合逻辑电路中的每一个门实际上都是一个存储单元。 （）2.组合逻辑电路的输出只取决于输入信号的现态。 （ ）3.真值表是组合逻辑电路最基本的描述方法。 （ ）单选题1.四输入的译码器，其输出端最多为（ ） 。A、4个 B、8个 C、10个 D、16个2.半导体数码管将十进制数分成七段，每一段为一个发光二极管，选择不同的段发光，就可以显示出不同的（ ） 。（A）二进制数 （B）十进制数 （C）十六进制数 （D）英文字母3.进行二进制加法时，除了本位的两个加数An,Bn外，还要加上低位向本位的进位

14、Cn-1实现这种功能的电路叫（ ） 。（A）半加器 （B）全加器 （C）累加器 （D）计数器（）（）（）（D）（B）（B）从触发方式不从触发方式不同分同分1) 1) 电平触发器：电平触发器：电路中有一个接收信息的条件电路中有一个接收信息的条件E E，当E1 1，D D 和和DD进入基本触发器，此时进入基本触发器，此时Q QD D，QQ DD；当；当E =0E =0，D D 和和D D 被封锁、触发器状态保持，以被封锁、触发器状态保持，以E E 的的“1”1”电平撤除前电平撤除前D D 的最终电平决定的最终电平决定E E0 0 期间期间Q Q 的状态。的状态。 2) 2) 主从触发器：主从触发器

15、：从触发器的输出为整个主从触发器的输从触发器的输出为整个主从触发器的输出，主触发器的输入为整个主从触发器的激励输入。出，主触发器的输入为整个主从触发器的激励输入。 3) 3) 边沿触发器：边沿触发器：在时钟信号的某一边沿（上升沿或下降在时钟信号的某一边沿（上升沿或下降沿）才能对输入信号做出响应并引起状态翻转。沿）才能对输入信号做出响应并引起状态翻转。触发器的分类触发器的分类 根据存储数据原理的不同分类根据存储数据原理的不同分类，触发器可分为静态触发器和动态触发器。根据构成触发器的基本器件不同分类根据构成触发器的基本器件不同分类，触发器可分为：双极型触发器和MOS型触发器根据逻辑功能不同分类根据

16、逻辑功能不同来分类，触发器可分为：RS触发器、D触发器、JK触发器、T触发器、T触发器等。双稳态触发器是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。它有两个稳定的工作状态，在外加信号触发下电路可从一种稳定的工作状态转换到另一种稳定的工作状态。工作特点：1、有两个稳定状态0态和1态；2、能根据输入信号将触置成0或1态；3、输入信号消失后，被置成的0或1态能保存下来，即具有记忆功能。 分类情况如下： 1.按照结构原理分为主从型触发器和维持阻塞型触发器 2.按照逻辑功能可分为R-S，D，JK，T触发器。基本RS触发器电路组成和工作原理触发器的状态会出现不定态触发器的状态会出现不定态基本触发

17、器逻辑符号基本触发器逻辑符号输入低电平有效输入低电平有效，SD 端称置端称置1端，端，RD 端称清端称清0端，端，1S0RDD，0Q1Q0S1RDD，1Q0Q1S1RDD，0S0RDD，1Q1Q保持不变保持不变0状态状态1状态状态不定保持置“1”置“0”功能0 01 11 00 1DDSRG G1 1G G2 2基本RS触发器电路组成和工作原理TSQTTR例：已知基本例：已知基本R-S触发器的输入信号波形如图所示，试画触发器的输入信号波形如图所示，试画出出 、 的电压波形。设触发器的初始状态为的电压波形。设触发器的初始状态为Q=0。QQ TQ不定保持置“1”置“0”功能0 01 11 00 1

18、DDSR基本触发器电路组成和工作原理画波形图 不定保持置“1”置“0”功能0 01 11 00 1DDSR小结3、状态的变化、状态的变化(翻转翻转)在输入信号作用下，触发器可以从一个稳定状态转换到另一在输入信号作用下，触发器可以从一个稳定状态转换到另一个稳定状态。个稳定状态。2、有两个稳定的逻辑状态、有两个稳定的逻辑状态1、有两个互补的输出端、有两个互补的输出端Q和和Q触发器基本特性触发器基本特性Q=1，Q=0，称为，称为1状态；状态；Q=0时，时，Q=1，称为，称为0状态状态若输入不发生变化，触发器处于其中一个状态，且保持下去。若输入不发生变化，触发器处于其中一个状态，且保持下去。规定：触发

19、器规定：触发器Q端状态为触发器的状态。端状态为触发器的状态。Q=1时，时，Q=0；Q=0时，时，Q=1 触发器可以记忆触发器可以记忆1位二值信号位二值信号基本触发器功能的描述次态方程 触发器的次态是它的现态和输入信号 的函数(状态方程，特征方程)，即 Q n+1=f (Q n,X ) 术语说明术语说明现态 把触发器在翻转前的状态叫触发器的现态， 用 Q n 表示。次态 把触发器翻转后的状态叫触发器的次态， 用 Q n+1 表示。状状态转移真值表和功能表态转移真值表和功能表不定0 0保持Qn 1 1置“1”11 0置“0”00 1功能Qn+1DDSR不定0 0 00 0 1保持011 1 01

20、1 1置“1”111 0 01 0 1置“0”000 1 00 1 1逻辑功能Qn+1nDDQSRnDDnQRSQ11 DDRS约束条件： （约束条件）（约束条件）1DDDD1RSQRSQnn特征方程：特征方程：D触发器一、电路结构和逻辑功能一、电路结构和逻辑功能&Q&QDRDS&DCPQn+1=D11CP置置111置置000功能功能Qn+1DD触发器例例CPDQQ不不变变不不变变不不变变不不变变不不变变不不变变置置1置置0置置0置置1置置1置置1置置0置置0二、二、波形图波形图J-K触发器&Q&QDRDS&JKCP一、电路结构及其特征方程一、电

21、路结构及其特征方程nnnQKQJQ1CP=1J-K触发器二、波形图QQCPJK不不变变置置 0不不变变置置 1不不变变翻翻转转不不变变不不变变不不变变置置 1不不变变维持阻塞D触发器0DR 直接异步置“ ”输入端。1DS 直接异步置“”输入端。维持阻塞D触发器0DR 1DS当当 、 时，时，DR封锁门封锁门F使使a=1，封锁门封锁门E，使，使 ，这样保证触发器可靠置，这样保证触发器可靠置0； 1DS 1DR 0DS当当 、 时，时，DS封锁门封锁门G使使b=1，在在CP=1时，使时，使0DS ，从而使从而使1DR ，保证触发器可靠置，保证触发器可靠置1。维持阻塞D触发器1DR 1DS 当当、时

22、，时，如果如果CP=0，则触发器状，则触发器状态保持不变，态保持不变，aDbD，CP由由0正向跳变至正向跳变至1时，时，DSD DRD ，。则触发器状态发生转移则触发器状态发生转移1nnDDQSR QD实现实现D触发器的逻辑功能。触发器的逻辑功能。维持阻塞D触发器DRDS1nQ010触发器直接置触发器直接置“0”0”101触发器直接置触发器直接置“1”11DDSR 、触发器正常工作触发器正常工作00DDSR 、不允许出现不允许出现置置0、置、置1输入约束条件：输入约束条件：1DDSR维持阻塞D触发器分析结论：维持阻塞维持阻塞D触发器是在触发器是在CP脉冲的前沿翻转。触发器的状态脉冲的前沿翻转。

23、触发器的状态只取决于只取决于CP脉冲脉冲到来前一瞬间输入信号到来前一瞬间输入信号D的状态。的状态。在在CP上跳沿到来时上跳沿到来时：Qn+1=D在在CP=1期间，如果输入信号发生变化，由于维持阻塞期间，如果输入信号发生变化，由于维持阻塞线的作用，对触发器状态无影响。线的作用，对触发器状态无影响。维持阻塞D触发器维持阻塞维持阻塞D触发器逻辑符号及功能表触发器逻辑符号及功能表:维持阻塞D触发器维持阻塞维持阻塞D触发器逻辑符号及功能表触发器逻辑符号及功能表:&DD1D2D3CPDRDSQQCPCPD Qn+10 01 1X XX X0 01 10 0X XX X1 11 11 10 00 0

24、1 11 11 11 1DRDS321DDDD特征方程：特征方程：CPDQn）（1维持阻塞D触发器例：例： 已知维持已知维持-阻塞阻塞D触发器的输入波形，画出输出波形触发器的输入波形，画出输出波形图图初态为初态为0 。24135CPDQ解：在波形图时，应注意以下两点：解：在波形图时，应注意以下两点：（1）触发器的触发翻转发生在）触发器的触发翻转发生在CP的上升沿。的上升沿。（2）判断触发器次态的依据是）判断触发器次态的依据是CP上升沿前一瞬间输入上升沿前一瞬间输入端端D的状态。的状态。维持阻塞D触发器2、工作波形工作波形1234567DSDRCPDQCP=0、CP=1期间触发器状态不变。只有期

25、间触发器状态不变。只有CP到来到来Q随随D变化而改变。变化而改变。初态为初态为0维持阻塞D触发器CPRDSDDQCPRDSDDQ练习：练习：初态为初态为0集成触发器单选题1.基本R-S触发器中，当Sd=0,Rd=1时，则不管触发器原来处于什么状态，其次态（ ） 。（A）一定为0 （B）一定为1 （C）保持原来状态 （D）不允许2.（ ）触发器是在时钟信号的某一边沿（上升沿或下降沿）才能对输入信号作出响应并引起状态翻转。（A）边沿 （B）主从 （C）时钟 （D）脉冲3.双稳态触发器按其结构可分为（ ）和维持阻塞型触发器。（A）记忆型 （B）主从型 （C）时钟型 （D）脉冲型4.维持阻塞型D触发器

26、的逻辑表达式为：在CP=1时，Qn+1= ( ) 。（A）1 （B）0 （C）D （D）Qn多选题1.双稳态触发器按其逻辑功能可分为（ ）等触发器。（A）R-S （B）D （C）JK （D）T（B）（A）（B）(C)（ABCD）数字电路分为数字电路分为1. 组合电路：组合电路：电路的输出电路的输出只与电路的输入有关，只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2. 时序电路：时序电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存即：时序逻辑

27、电路具有记忆功能。即：时序逻辑电路具有记忆功能。组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路常见的时序逻辑电路有触发器、计数器、寄存器等。由于时序逻辑电路具有存储或记忆的功能，检修起来就比较复杂。同步计数器同步计数器异步计数器异步计数器二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器由四个触发器的状态的8421BCD码的编码方式来表示一位十进制数的四位二进制编码。 Q0 Q1 Q2 1 CP J C K J C K J C K Q Q Q Q Q Q F0 F1 F2 RD 由于由于3个触发器都接成了个触发器都接成了T触发器，所以最低位触发器，所以最低位触发器触发器F0每来一个时钟脉冲的下降沿（即每来一个时钟脉冲的下