第六章 任意进制计数器的构成2、寄存器

1、0数字电子技术基础数字电子技术基础阎石主编（第五版）阎石主编（第五版）信息科学与工程学院基础部信息科学与工程学院基础部1四、任意进制计数器的构成方法四、任意进制计数器的构成方法 若已有若已有N进制计数器（如进制计数器（如74LS161)，现在要实现，现在要实现M进制计数器进制计数器6.3.2 计数器计数器NMNM 任意进制计数器任意进制计数器只能用已有的计数器芯片只能用已有的计数器芯片通过通过外电路的不同连接方式实现外电路的不同连接方式实现，即用组合电路产生，即用组合电路产生复位、置位信号得到任意进制计数器。复位、置位信号得到任意进制计数器。【 】内容内容回顾回顾21. MN的情况的情况20（

2、2 2）当）当M为素数时，不能分解为为素数时，不能分解为M1和和M2，采用整体，采用整体清清0/0/整体置数方式。整体置数方式。 首先将两片首先将两片N进制计数器按串行进位方式或并行进进制计数器按串行进位方式或并行进位方式联成位方式联成NN M 进制计数器，再按照进制计数器，再按照MN的置的置零法和置数法构成零法和置数法构成M进制计数器。进制计数器。此方法适合任何此方法适合任何M进制（可分解和不可分解）计数器的构成。进制（可分解和不可分解）计数器的构成。21【例例】用用7416074160实现实现100100进制计数器。进制计数器。(1) 并行进位，并行进位，M=100=10*10。CLK计数

3、输入计数输入进位输出进位输出111C1 2 3 4 5 61112 131415 16177 89 10Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D322【例例】用用7416074160实现实现100100进制计数器。进制计数器。(2) 串行进位，串行进位，M=100=10*10。CLK计数输入计数输入？思考：思考：为什么进位端要加一个反相器？为什么进位端要加一个反相器？不加会有什么结果？不加会有什么结果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK741

4、60ETRDLDCD0D1D2D3123CLK1 2 3 4 5 61112 131415 16177 89 101819 2021C为什么进位端要加一个反相器？不加会有什么结果？为什么进位端要加一个反相器？不加会有什么结果？C 24【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置零法整体置零法进位输进位输出出COM=24，在，在SM=S24=0010 0100处反馈清零。处反馈清零。CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31125CLKCO1 2

5、3 4 5 61819 202122 232426【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置数法整体置数法进位输进位输出出COCLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=24，在，在Si+M-1=S23=0010 0011处反馈置零。处反馈置零。27【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置数法整体置数法进位输进位输出出COCLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDL

6、DCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=2, M=24，在，在Si+M-1=S25=0010 0101处反馈置零。处反馈置零。128【例例】用用7416074160实现实现6363进制计数器。进制计数器。整体置零法整体置零法进位输出进位输出M=63，在，在SM=S63=0110 0011处反馈清零。处反馈清零。CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31129【例例】用用7416074160实现实现6363进制计数器。进制计数

7、器。整体置数法整体置数法进位输出进位输出CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=63，在，在Si+M-1=S62=0110 0010处反馈置零。处反馈置零。30【例例】用用7416074160实现实现6363进制计数器。进制计数器。整体置数法整体置数法进位输出进位输出CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=6, M=63，在，在Si+M

8、-1=S68=0110 1000处反馈置零。处反馈置零。131【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构成构成53进制加法计数器。进制加法计数器。解：用整体法先将两片解：用整体法先将两片74LS161构成构成256进制进制（1616进制），该进制），该256进制计数器实际为二进制计进制计数器实际为二进制计数器数器(28),6.3.2 计数器计数器注意！注意！故若由故若由74LS161构成构成53进制计数器进制计数器，先要将先要将53化成二进制数码，化成二进制数码，再根据整体置数法或整体置零法实现再根据整体置数法或整体置零法实现53进制。进制。32253 余余

9、1 K0262 余余 0 K1132 余余 1 K262 余余 0 K332 余余 1 K41转换过程：转换过程：(53)D=( )B例：例：11 0101商为商为02 余余 1 K4033【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（1）整体置零法实现）整体

10、置零法实现53进制。（进制。（M=53）BDSR）（0101001153 34利用整体置零法由利用整体置零法由74LS161构成构成53进制加法计数器如进制加法计数器如图所示。图所示。实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 1 0 1 01 1 0 0BDSR）（0101001153 35【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由

11、74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（2）整体置数法实现）整体置数法实现53进制。进制。(M=53)作为初态作为初态选定选定00000000)1(0 SB5201000011）（SDL36利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如进制加法计数器如图所示。图所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1

12、D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲计数脉冲1由由74LS161构成的构成的5353进制加法计数器进制加法计数器实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 0 0 1 01 1 0 0B5201000011）（SDL37【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的

13、进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（2）整体置数法实现）整体置数法实现53进制。进制。(M=53)作为初态作为初态选定选定00100000)2(2 SBSDL）（0110001154 38利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如进制加法计数器如图所示。图所示。实现从实现从0000 00100000 0010到到0011 01100011 0110的的5353进制计数器进制计数器十进制数十进制数

14、5454对应的二进制数为对应的二进制数为0011 0110 0011 0110 1 0 1 01 1 0 0BSDL）（0110001154 EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲计数脉冲1由由74LS161构成的构成的5353进制加法计数器进制加法计数器139小结小结基本要求：基本要求：掌握掌握74160、 74161各管脚的功能；各管脚的功能；1. 掌握用掌握用74160 、74161实现不同进制的实现不同进制的方法。方法。作业：作业：P349思考题和习题思考题和习题6-1

15、2题、题、6-13题、题、6-14题题、6-16题题406.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.3.1 寄存器和移位寄存器寄存器和移位寄存器 可寄存一组二进制数码的逻辑部件，叫寄存器可寄存一组二进制数码的逻辑部件，叫寄存器，是，是由触发器构成的，只要有置位和复位功能，就可以做由触发器构成的，只要有置位和复位功能，就可以做寄存器，如基本寄存器，如基本SR锁存器、锁存器、D触发器、触发器、JK触发器等等。触发器等等。一个触发器可以存储一个触发器可以存储1位二进制代码，位二进制代码，故存储故存储N位二进制代码需要位二进制代码需要N个触发器。个触发器。41 根据根据存放数码的方式存放数

16、码的方式不同分为不同分为并行并行和和串行串行两种：并行两种：并行方式就是将寄存的数码从各对应的输入端同时输入到寄方式就是将寄存的数码从各对应的输入端同时输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中；串行方式是将数码从一个输入端逐位输入到寄存器中。存器中。根据根据取出数码的方式取出数码的方式不同也可分为不同也可分为并行并行和和串行串行两种：并两种：并行方式就是要取出的数码从对应的各个输出端上同时出行方式就是要取出的数码从对应的各个输出端上同时出现；串行方式是被取出的数码在一个输出端逐位输出；现；串行方式是被取出的数码在一个输出端逐位输出；根据根据有无移位功能有无移位功能寄存器也

17、常分为寄存器也常分为数码寄存器数码寄存器和和移位寄移位寄存器。存器。分类：分类：42寄存器应用举例：寄存器应用举例： (1) (1) 运算中存贮数码、运算结果。运算中存贮数码、运算结果。(2) (2) 计算机的计算机的CPUCPU由运算器、控制器、译码器、寄由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。寄存器。 寄存器与存储器有何区别寄存器与存储器有何区别? ?寄存器内存放的数码经常变更，要求存取速度快，寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄一般无法存放大量数据

18、。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）储容量。（类似于仓库） 43一一 、寄存器（数码寄存器）、寄存器（数码寄存器）6.3.1 寄存器和移位寄存器寄存器和移位寄存器 74LS75是由同步是由同步SR触发器触发器构成的构成的D触发器构成的，电路图触发器构成的，电路图如图所示。在如图所示。在CLK1期间，输期间，输出会随出会随D的状态而改变的状态而改变44R D为清零端为清零端并行输入并行输入/并行输出方式。并行输出方式。74HC175为由为由CMOS边沿触

19、发边沿触发器构成的器构成的4位寄存器，其逻辑位寄存器，其逻辑电路如图所示。电路如图所示。D0 D3为并行数据输入端；为并行数据输入端；CLK为寄存脉冲输入端为寄存脉冲输入端在在CLK时，将时，将D0 D3数据存数据存入，与此前后的入，与此前后的D状态无关，而状态无关，而且有异步置零（清零）功能。且有异步置零（清零）功能。 6.3.1 寄存器和移位寄存器寄存器和移位寄存器45 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲的作用下，向左或向右移动一位。在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成根据移位方向，常把它分成左移寄存

20、器左移寄存器、右移寄右移寄存器存器 和和 双向移位寄存器双向移位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)二、移位寄存器（代码在寄存器中左二、移位寄存器（代码在寄存器中左/右移动）右移动）具有存储具有存储 + + 移位功能移位功能461.由由D触发器构成的触发器构成的4位移位寄存器（右移）：位移位寄存器（右移）：因为触发器有传输延迟时间因为触发器有传输延迟时间tpd，所以在，所以在CLK到达时，到达时，各触发器按前一级触发器原来的状态翻转。各触发器按前一级触发器原来的状态翻转。其中其中DI为串行输入端，为串行输入端， DO为串行输出

21、端，为串行输出端，Q3 Q0为为并行输出端，并行输出端，CLK为移位脉冲输入端为移位脉冲输入端47CLK的顺序的顺序输入输入DIQ0 Q1 Q2 Q30XD=10110 0 0 011100000201000131010014110101110移位寄存器的工作原理移位寄存器的工作原理数据运算并代码转换，串应用：482.由由JK触发器构成的移位寄存器触发器构成的移位寄存器 电路如图所示，其分析原理同上，不同的是电路如图所示，其分析原理同上，不同的是JK触发器的寄存是在移位脉冲的下降沿发生的。触发器的寄存是在移位脉冲的下降沿发生的。6.3.1 寄存器和移位寄存器寄存器和移位寄存器1JQ0Q C11JQ1C11K1JQ2C11K1JQ3C1CLK移位移位脉冲脉冲DI串行输入串行输入D0用用JKJK触发器构成的移位寄存器触发器构成的移位寄存器11K1K串行输出串行输出并行输出并行输出Q