MOSFET的封装形式_第1页
MOSFET的封装形式_第2页
MOSFET的封装形式_第3页
MOSFET的封装形式_第4页
MOSFET的封装形式_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、mosfet的封装形式封装技术也直接影响到芯片的性能和品质,对同样的芯片以不同形式的封装,也能提高芯片的性能。所以芯片的封装技术是非常重要的。 以安装在pcb的方式区分,功率mosfet的封装形式有插入式(through hole)和表面贴装式(surface mount)二大类。插入式就是mosfet的管脚穿过pcb的安装孔焊接在pcb上。表面贴装则是mosfet的管脚及散热法兰焊接在pcb表面的焊盘上。 常见的直插式封装如双列直插式封装(dip),晶体管外形封装(to),插针网格阵列封装(pga)等。型的表面贴装式如晶体管外形封装(d-pak),小外形晶体管封装(sot

2、),小外形封装(sop),方形扁平封装(qfp),塑封有引线芯片载体(plcc)等等。 电脑主板一般不采用直插式封装的mosfet,本文不讨论直插式封装的mosfet。 一般来说,“芯片封装”有2层含义,一个是封装外形规格,一个是封装技术。对于封装外形规格来说,国际上有芯片封装标准,规定了统一的封装形状和尺寸。封装技术是芯片厂商采用的封装材料和技术工艺,各芯片厂商都有各自的技术,并为自己的技术注册商标名称,所以有些封装技术的商标名称不同,但其技术形式基本相同。我们先从标准的封装外形规格说起。to封装to(transistor out-line)的中文意思是“晶体管外形”。这是早期的封

3、装规格,例如to-92,to-92l,to-220,to-252等等都是插入式封装设计。近年来表面贴装市场需求量增大,to封装也进展到表面贴装式封装。 to252和to263就是表面贴装封装。其中to-252又称之为d-pak,to-263又称之为d2pak。-pak封装的mosfet有3个电极,栅极(g)、漏极(d)、源极(s)。其中漏极(d)的引脚被剪断不用,而是使用背面的散热板作漏极(d),直接焊接在pcb上,一方面用于输出大电流,一方面通过pcb散热。所以pcb的d-pak焊盘有三处,漏极(d)焊盘较大。sot封装sot(small out-line transis

4、tor)小外形晶体管封装。这种封装就是贴片型小功率晶体管封装,比to封装体积小,一般用于小功率mosfet。常见的规格如上。主板上常用四端引脚的sot-89 mosfet。 sop封装sop(small out-line package)的中文意思是“小外形封装”。sop是表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(l 字形)。材料有塑料和陶瓷两种。sop也叫sol 和dfp。sop封装标准有sop-8、sop-16、sop-20、sop-28等等,sop后面的数字表示引脚数。mosfet的sop封装多数采用sop-8规格,业界往往把“p

5、”省略,叫so(small out-line )。 so-8采用塑料封装,没有散热底板,散热不良,一般用于小功率mosfet。so-8是philip公司首先开发的,以后逐渐派生出tsop(薄小外形封装)、vsop(甚小外形封装)、 ssop(缩小型sop)、tssop(薄的缩小型sop)等标准规格。 这些派生的几种封装规格中,tsop和tssop常用于mosfet封装qfn-56封装qfn(quad flat non-leaded package)是表面贴装型封装之一,中文叫做四边无引线扁平封装,是一种焊盘尺寸小、体积小、以塑料作为密

6、封材料的新兴表面贴装芯片封装技术。现在多称为lcc。qfn是日本电子机械工业会规定的名称。封装四边配置有电极接点,由于无引线,贴装占有面积比qfp小,高度比qfp低。这种封装也称为lcc、pclc、plcc等。qfn本来用于集成电路的封装,mosfet不会采用的。intel提出的整合驱动与mosfet的drmos采用qfn-56封装,56是指在芯片背面有56个连接pin。最新封装形式 由于cpu的低电压、大电流的发展趋势,对mosfet提出输出电流大,导通电阻低,发热量低散热快,体积小的要求。mosfet厂商除了改进芯片生产技术和工艺外,也不断改进封装技术,在与标准外形规格兼容的基础上,提出新

7、的封装外形,并为自己研发的新封装注册商标名称。 下面分别介绍主要mosfet厂商最新的封装形式。 瑞萨(renesas)的wpak、lfpak和lfpak-i 封装wpak是瑞萨开发的一种高热辐射封装,通过仿d-pak封装那样把芯片散热板焊接在主板上,通过主板散热,使小形封装的wpak也可以达到d-pak的输出电流。wpak-d2封装了高/低2颗mosfet,减小布线电感。lfpak和lfpak-i是瑞萨开发的另外2种与so-8兼容的小形封装。lfpak类似d-pak比d-pak体积小。lfpak-i是将散热板向上,通过散热片散热。 威世power-pak和polar-pak封装&#

8、160;power-pak是威世公司注册的mosfet封装名称。power-pak包括有power-pak1212-8、power-pak so-8两种规格。polar pak是双面散热的小形封装。 安森美的so-8和wdfn8扁平引脚封装安美森半导体开发了2种扁平引脚的mosfet,其中so-8兼容的扁平引脚被很多主板采用。菲利普(philps)的lfpak和qlpak封装首先开发so-8的菲利普也有改进so-8的新封装技术,就是lfpak和qlpak。意法(st)半导体的powerso-8封装 法意半导体的so-8改进技术叫做power so-8。飞兆(fai

9、rchild)半导体的power 56封装国际整流器(ir)的direct fet封装 direct fet封装属于反装型的,漏极(d)的散热板朝上,并覆盖金属外壳,通过金属外壳散热。内部封装技术 前面介绍的最新封装形式都是mosfet的外部封装。这些最新封装还包括内部封装技术的改进,尽管这些新封装技术的商标名称多种多样,其内部封装技术改进主要有三方面:一是改进封装内部的互连技术,二是增加漏极散热板,三是改变散热的热传导方向。 封装内部的互连技术:早期的标准封装,包括to,d-pak、sot、sop,多采用焊线式的内部互连,在cpu核心电压较高,电流较小时期,这种

10、封装可以满足需求。当cpu供电进展到低电压、大电流时代,焊线式封装就难以满足了。以标准焊线式so-8为例,作为小功率mosfet封装,发热量很小,对芯片的散热设计没有特别要求。主板的局部小功率供电(风扇调速)多采用这种so-8的mosfet。但用于现代的cpu供电就不能胜任了。这是由于焊线式so-8的性能受到封装电阻、封装电感、pn结到pcb和外壳的热阻等四个因素的限制。 封装电阻 mosfet在导通时存在电阻(rds(on)),这个电阻包括芯片内pn结电阻和焊线电阻,其中焊线电阻占50%。rds(on)是影响mosfet性能的重要因素。 封装电感 内部焊线的引线框封装的栅极、源极和漏极连接处

11、会引入寄生电感。源极电感在电路中将会以共源电感形式出现,对mosfet的开关速度有着重大影响。 芯片pn结到pcb的热阻 芯片的漏极粘合在引线框上,引线框被塑封壳包围,塑料是热的不良导体。漏极的热传导路径是芯片引线框引脚pcb,这么长的路径必然是高热阻。至于源极的热传导还要经过焊线到pcb,热阻更高。 芯片pn结到外壳(封装顶部)的热阻  由于标准的so-8采用塑料包封,芯片到封装顶部的传热路径很差。上述四种限制对其电学和热学性能有着极大的影响。随着电流密度要求的提高,mosfet厂商采用so-8的尺寸规格,同时对焊线互连形式进行改进,用金属带、或金属夹板代替焊线,降低封装电阻、电感

12、和热阻。国际整流器(ir)称之为copper strap技术,威世(vishay)称之为power connect 技术,还有称之为wireless package。据国际半导体报道,用铜带取代焊线后,热阻降低了10-20%,源极至封装的电阻降低了61%。特别一提的是用铜带替换14根2-mil金线,芯片源极电阻从1.1 mw 降到 0.11 m。漏极散热板 标准so-8封装采用塑料把芯片全部包围,低热阻的热传导通路只是芯片到pcb的引脚。底部紧贴pcb的是塑料外壳。塑料是热的不良导体,影响漏极的散热。封装的散热改进自然是除去

13、引线框下方的塑封混合物,让引线框金属结构直接(或者加一层金属板)与pcb接触,并焊接到pcb焊盘上。它提供了大得多的接触面积,把热量从芯片上导走。这种结构还有一个附带的好处,即可以制成更薄的器件,因为塑封材料的消除降低了其厚度。世的power-pak,法意半导体的power so-8,安美森半导体的so-8 flat lead,瑞萨的wpak、lfpak,飞兆半导体的power 56和bottomless package都采用这种散热技术。改变散热的热传导方向 power-pak封装显著减小了芯片到pcb的热阻,实现芯片到pcb的高效率传热。不

14、过,当电流的需求继续增大时,pcb也将出现热饱和,因此散热技术的进一步改进是改变散热方向,让芯片的热量传导到散热器而不是pcb。瑞萨的lfpak-i 封装,国际整流器的direct fet封装就是这种散热技术。 整合驱动ic的drmos 传统的主板供电电路采用分立式的dc/dc降压开关电源,分立式方案无法满足对更高功率密度的要求,也不能解决较高开关频率下的寄生参数影响问题。随着封装、硅技术和集成技术的进步,把驱动器和mosfet整合在一起,构建多芯片模块(mcm)已经成为现实。与分立式方案相比,多芯片模块可以节省相当可观的空间并提高功率密度,通过对驱动器和mosfet的优化提高电能转换效率以及优质的dc电流。这就是称之为drmos的新一代供电器件。drmos的主要特点是: - 采用qfn56无脚封装,热阻抗很低。 - 采用内部引线键合以及铜夹带设计,尽量减少外部pcb布线,从而降低电感和电阻。 -

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论