实习报告版图设计的实习报告

1、2009届毕业生实习报告实习报告题目关于在上海国芯集成电路有限公司从事版图设计的实习报告学生姓名 郑尚玥 专 业集成电路设计与集成系统学 号 2540710306 系（分院） 微电子技术系 指导教师 陈文宣 职 称 版图设计工程师 2009年 5 月 27 日关于在上海国芯集成电路有限公司从事版图设计的实习报告一、 实习单位及岗位简介（一）、实习单位的简介上海国芯集成电路设计有限公司是一家专业从事集成电路设计与销售的公司，成立于2003年6月10日。国家重点高新技术企业。主要从事集成电路的设计开发及销售，承接客户委托的集成电路设计、开发和服务，同时向客户提供具有自主知识产权的系统解决方案。公司

2、在扬州有4条生产线，目前主要以5吋bipolar工艺为主，主导产品已形成功率放大、运算放大和电源管理三大类，同时，公司还提供日本进口分离器件的晶圆及器件：如小功率三极管、高频管、肖特基、稳压管和系列单双向可控硅。30多个品种，覆盖消费、通讯、投资等多个领域，客户遍布海内外。（二）、实习岗位的简介 反向设计又称解剖分析，它是在剖析现有样品的基础上进行某种修改或改进。反向设计是集成电路设计方法的一个专有名词。集成电路的设计最终要落实到代表电路结构的几何图形（这些图形的交迭构成集成电路的基本单元主要是晶体管）。通过将图形转化为各加工工序所需的掩膜，加工厂即可根据掩膜大规模地批量生产芯片。反向设计是通

3、过拍摄和放大已有芯片照片得到版图的几何图形。其作用如下：1） 仿制（在原产品的基础上综合各家优点，推出更先进的产品）；2） 可获取先进的集成电路设计和制造的秘密（包括设计思想、版图设计技术、制造工艺等）。 逆向设计的流程如下：1） 提取横向尺寸 打开封装，对芯片上的设计图形拍照（把芯片放大数百倍分块照相，提取集成电路的复合版图）； 拼图（把照片拼成整个产品完整的复合版图）； 从产品的复合版图提取电路、器件尺寸和设计规则； 进行电路模拟，验证所提取的电路是否正确；          仿真验证就是检验提取电路

4、的正确性，检验的标准是电路所需实现的功能。看设计是否精确地满足了功能是所有要求。一但违反，不符合规要求的，就需要修改电路。  若模拟正确，可以开始画版图。版图设计不良是导致电路失效的重要原因。设计是可靠性的基础，良好的设计是保证可靠性的前提。版图设计质量的好坏不仅影响可靠性而且影响成品率。良好的版图设计，不仅本身很少带来不可靠因素，而且对工艺难以避免的问题也可预防或减弱其影响。版图设计不良就等于“先天不足”，即使用最好的工艺，最严格的工艺控制和筛选都难以获得高可靠性产品。版图设计是根据电子电路性能的要求和制造的工艺水平，按照一定的设计规则，将电子线路图设计成为光刻掩模板图，这些掩模板

5、图包括制造集成电路所用的阱、有源区、多晶硅、p+注入、n+注入、接触孔、通孔、多层金属连线等工序的几何图形。 版图物理验证   对完成布线的物理版图进行功能和时序上的验证，大致包括drc如lvs:drc（design rule checking）：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求lvs验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；验证是反复迭代的过程，直到验证结果显示完全符合规格标准。提取纵向尺寸 用扫描电镜。扩展电阻仪等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深、基区宽度等纵向杂质分布。二、 实习内容及过程tx2反向设计（一）

6、 阅读客户提供的资料1.工艺文件a.purpose :this is the document provides the necessary information for the topological layout and electrical design rule for 3.0um cmos p-well (n-substrate) metal gate technology.b.mask name and descriptionno.mask layersmask namedescription 1p-wellpwnmos substrate & diffusion res

7、istor 2p+p+p-channel source and drain3n+n+n-channel source and drain4vtvtp-channel vth adjust5contactc1contact from metal 6metal m1interconnect 7padpabond pad opening c.design rule 从工艺文件可知tx2是3.0um的铝栅工艺，n衬底p阱单层金属，以及包括的层次，各个层次所代表的意义；还有设计规则，规则文件过多，不多加描述，后面有dec文件对其进行阐述。2.功能文件tx2是用于遥控玩具汽车的cmos电路，有五种控制功能

8、，控制汽车向前、向后、向右、左转、右转和加速功能，采用dip14封装，引脚的安排如图1所示，可根据引脚的排列顺序迅速判断版图上的pin脚，tx2工作电压范围：2.5到4v，标准振荡频率128hz，图2是电路框图，可根据框图提取电路图1 tx2引脚安排 图2 tx2功能框图 （二） 根据芯片照片提取电路 图示3为芯片去封装后，扩大500倍的元件层照片，图4为铝线的，识别出照片上的层次，包括pin脚、p阱、n+、p+，在铝线层上能看到很明显的金属孔。关于pin脚的判断，首先判断gnd，直接接到阱上的pin脚为vdd，再根据图1引脚的顺序，可判断出各个pin脚，图4是判断完pin脚的照片。根据金属连

9、线的走向，识别出元件，可提取出电路图。图3 tx2芯片照片图4 铝线及pin脚分布 图5 芯片照片部分元件图和铝线分布图1. 识别元件图6为元件图，a中可以看出p阱里面注入n+，铝线覆盖了整个n+，阱上打孔接到了gnd，由此判断a为二极管，根据pn结原理，二极管正极接到了地，反向保护电路，如图6。b是直接在衬底上注入p+，两端接上铝线，判断出b为电阻。c上面的器件在p阱里，有n+,n+中间形成沟道，所以为nmos，下面的器件在衬底上，同理判断为pmos,分别有三个极，为源漏栅。a b c图6 a二极管 b电阻 c nmos(上)pmos（下）图7 二极管电路2.模块电路的提取从芯片照片上可以看

10、出有很多重复的单元模块，只要提取出一个模块的电路，其余的可以直接调用，分析照片，分为pla,dff,dff，stg,dff2,dff3,latch, inv模块，以pla模块为例，图8，可以很明显的在照片上看出pmos、nmos,以及连接关系，打尺量出w=4u,l=3u,挨个在电路中放置mos管，模型名称填nmos或pmos，画出电路如图9。建立symbol,在画电路时方便调用。如图10.同理，对于其他模块通过读取铝线的走向，可得出电路， 图8 pla芯片照片图9 pla模块电路图10 pla的symbol3.tx2电路的提取根据铝线的走向，调用模块，提取出电路。为使电路看上去清晰明了，整个电

11、路分为七块，从pin脚处往中心提取，提取出来的电路如图11图11 tx2电路（三） 电路仿真对于提取出来的电路，并不知道其的正确性，这时需要加入信号进行仿真，观察仿真出来的波形能否实现功能，对于tx2电路，仿真出其中一个波形，就可以知道整个电路的正确与否，但依然需要3到4天的时间，因此，仿真是一个相当耗时的过程。功能文件中，各个pin脚的说明如表1：表1 tx2引脚功能引脚序号名称说明1right若该引脚接地，则选择右转功能2test测试端3gnd电源负端4backward若该引脚接地，则选择后退功能5forward若该引脚接地，则选择前进功能6turbo若该引脚接地，则选择加速功能7sc带载

12、波频率的编码信号输出端8so不带载波频率的编码信号输出端9vdd电源正端10pc电源控制输出端11osco振荡器输出端12osci振荡器输入端13fosc该端用于测试方式14left若该脚接地，则选择左转功能tx2工作原理tx2电路把按键信息编成特殊的串行数字编码，经过围路高频调制发射出去。编码方式：串行码格式（一帧为n+4个脉冲）起始码+功能码起始码:4个w2 功能码：n个w1其中w2为500hz 频宽比为3/4 w1为1hz 频宽比为1/2功能码由n个w1脉冲组成，n的不同数值分别表示不同的功能，详述如表2：表2 功能码以及功能码数功能键功能码数（n）按键刚结束4（w2）前进10（w1）前

13、进+加速16（w1）加速22（w1）加速+前进+向左28（w1）加速+前进+向右34（w1）后退40（w1）后退+向右46（w1）后退+向左52（w1）向左58（w1）向右64（w1）为节省仿真时间，我选择了实现前进功能，工作电压为3.6v,需要观察波形的端口添加为输入端p5forward,输出端p8so，建立仿真symbol,如图12，在p11和p12之间加上一电阻，以产生时钟震荡信号，对于电阻的大小，需要调试，在仿真一段时间后，停止查看频率，使频率达到128khz，电阻的大小约为180k欧姆。p5端口加入信号：在第0us的时候为“1”电压为3.6v，在第30us的时候依然为1，在第30.0

14、01us时候变为低电平“0” 接地 0v，在第50 us的时候依然为0，在第 50.001us的时候变为高电平，3.6v。仿真时间为50us,仿真波形如下图波形显示正确，所以接下来可以画版图了。（四） 根据电路实现版图。先需要定义层次，用公司定义好的层次代表版图上的层次，如图12所示，定义层次为emit（n+） base（p+） iso（p阱）cont(contact) pad(pad)版图的分布还是需要根据芯片照片一边打尺一边画，对于间距，可以适当缩小，大致可以按最小规则画，这样可以缩小芯片面积，节约成本。先挨个画单元模块，画完一个需要检查一下drc和lvs，这样可以保证错误不在模块里，如果

15、完成版图之后再进行验证，会很麻烦。图13和14是画好的pla模块和dff模块。图13 pla模块版图 图12 lsw图14 dff模块版图当完成所有模块的版图之后，就可以对整个电路进行画版图了，调用单元模块按最小规则进行布局，为使后期lvs验证的时候方便查错，在单元模块上用不用的层次进行标注，但是pin脚需用相同的层次，我用的是m1标注。图15 tx2完成的版图(五) drc和lvs验证验证之前需要编写drc和lvs文件。drc文件根据设计规则编写，如下*descriptionprimary=tx2;top cellindisk=tx2.gds;input fileoutdisk=print.

16、out;output fileprintfile=summary;summary report filemode= exec nowscale =0.001 micresolution =0.001 miccnames-csen =nokeepdata =yes;power-node =vdd , vdd;ground-node =gnd , vssschematic =lvslogicsummary-only =notext-pri-only =no*end*input-layersubstrate= psub 0iso =4base =5bre =6emit =7cont =9metal1

17、 =10via =11pad =13*end*operationand metal1 via gateand gate iso ngatenot gate ngate pgateor base emit plus;pw (iso)width iso lt 5.0 output iso 01 ;1aexth iso lt 10 output iso 02 ;1cencto emit iso lt 1.0 output iso 03 ;1eextt iso base lt 5.5 output iso 04 ;1f;p+ (base)width base lt 2.5 output base 01

18、; 2awidth gate lt 3.0 outputbase 02; 2benct iso baselt 2.5output base 03 ;2gint iso baselt 1.0output base 04 ;2fexth pgatelt3.0 output base 05 ;2h;width ;2d;extt base emit lt .001 output base 06 ;2e;n+ (emit)width emit lt 2.5 output emit 01 ;3a;width ;3dexth emitlt3.0 output emit 02 ;3f;content (con

19、t)width contlt1.5outputc1 01 ; 4aenccont pluslt1.5output c1 02 ; 4cexth contlt2.0output c1 03 ; 4dencto cont pluslt1.25 output c1 04 ; 4e;metal (metal1)width metal1lt2.5outputm1 01 ;5aexth metal1lt1.5output m1 02 ;5bencto gatemetal1lt 1.0 output m1 03 ;5cencto contmetal1lt0.5output m1 04 ;5d;padwidt

20、h pad lt80output pad 01 ;6aexthpad lt45output pad 02 ;6b*end导出tx2的gds文件，进行drc验证，对版图需要进行反复验证修改，只到不再报错为止。lvs文件的编写比较复杂，包括器件的识别和层次之间连接关系的识别，对于不方便描述的，例如mos的栅极，过多的描述显得很冗余，所以在版图上所有mos管的栅极上生成cap层次，在验证时，直接用cap表示mos管的栅极。*descriptionprimary =tx2_lvsindisk =tx2_lvs.gdsoutdisk =lvs.outprintfile =lvssystem =gds2m

21、ode =exec nowscale =0.001 micresolution =0.001 miccnames-csen =nokeepdata =yes;power-node =vdd , vdd;ground-node =gnd , vssschematic =lvslogicsummary-only =notext-pri-only =no*end*input-layersubstrate=psub 0pwell =4uniso =2pdiff =5bres =6ndiff =7cap =8cont =9metal =10 text=63vtg=11pad =13l63 = 63con

22、nect-layer = cpa cpb rpin dia dib gate nsd psd nb pb vdd gnd metal*end*operation;gen vdd and gndselect ndiff outside pwell vddselect pdiff cut pwell gndand gnd pwell gdcnot ndiff vdd nd1not pdiff gnd pd1;gen capselect pdiff enclose cap cpaselect metal enclose cap cpbnot pd1 cpa pd2and gnd cpa gct;ge

23、n resselect pdiff inside bres resrand resr metal rpinnot resr rpin rbodynot pd2 resr pd3;gen dioselect ndiff inside uniso dibselect pwell enclose uniso diaand dia gnd dignot nd1 dib nd2;gen mosselect vtg inside pwell ngatenot vtg ngate pgateand vtg metal gateselect nd2 touch ngate nsdselect pd1 touc

24、h pgate psdnot nd2 nsd nbnot pd3 psd pband cpa psd cpt;connect-layerconnect vdd metal by contconnect gnd metal by contconnect metal cpa by contconnect metal cpb by capconnect gnd cpa by gctconnect metal rpin by contconnect metal dib by contconnect gnd dia by digconnect metal gate by vtgconnect metal

25、 nsd by contconnect metal psd by contconnect metal nb by contconnect metal pb by contconnect psd cpa by cpt;capelement capcp cap cpb cpaelement resrp rbody rpinelement diodp dib dia dibelement mosnm ngate gate nsdelement mospm pgate gate psdlvschkx *end导出tx2电路的网表文件，进行lvs验证，lvs也是一个反复验证修改的过程，对于报告中不能ma

26、tch的节点和器件，需要反复修改。下文是tx2通过了lvs的报告* */n* dracula (rev.4.81-p005 / sun-4 s5r4 /gendate: 10-aug/2000 ) * ( copyright 1995, cadence ) * */n* exec time =22:49:12 date =16-sep-2008 hostname = u10* indisk primary cell : tx2_lvs* lvsnet summary report * weffect value= 0.0000000* reduce (layout) summary repor

27、t * statistics before reduce * mos bjt res diode cap und box cell ldd 678 0 9 9 5 0 0 0 0option to smash parallel devices is - on option to construct mos parallel/series structures is - off option to smash pseudo parallel devices is - off option to form cmos gates is - off option to form nand/nor ga

28、tes is - off option to extract substrate nodes of gates is - off option to form drams is - off option to form srams is - off* statistics after reduce * mos bjt res inv diode cap sdwi pdwi supi673 0 9 0 9 5 0 0 0 pupi sdw pdw sup pup and or aoi nand 0 0 0 0 0 0 0 0 0 nor oai und box cell ldd smid pmi

29、d moscap 0 0 0 0 0 0 0 0 0 dram sram 0 0* reduce (schematic) summary report * * statistics before reduce * mos bjt res diode cap und box cell ldd673 0 9 9 5 0 0 0 0* statistics after reduce * mos bjt res inv diode cap sdwi pdwi supi673 0 9 0 9 5 0 0 0 pupi sdw pdw sup pup and or aoi nand 0 0 0 0 0 0

30、 0 0 0 nor oai und box cell ldd smid pmid moscap 0 0 0 0 0 0 0 0 0 dram sram 0 0 * lvs report * date : 16-sep-2008 time : 22:49:50 printline = 1000 mos device width not checked mos device length not checked /*w : sch. pad vdd! matched to lay. pad vdd by padtype /*w : sch. pad gnd! matched to lay. pa

31、d gnd by padtype * * correspondence node pairs * * schematics layout pad type gnd! 2 gnd 1 g vdd! 1 vdd 2 p p10pc 10 p10pc 206 o p11osco 11 p11osco 214 o p12osci 12 p12osci 213 i p13fosc 13 p13fosc 212 o p14left 14 p14left 159 i p1right 3 p1right 75 i p2test 4 p2test 12 i p4backward 5 p4backward 5 i

32、 p5forward 6 p5forward 6 i p6turbo 7 p6turbo 4 i p7sc 8 p7sc 64 o p8so 9 p8so 179 o *total = 14* . big sch node : vdd! 1 conn = 182 . big sch node : gnd! 2 conn = 207 . big lay node : gnd! 1 conn = 207 . big lay node : vdd! 2 conn = 182 number of valid correspondence node pairs = 12* * lvs device ma

33、tch summary * * number of un-matched schematics devices = 0 number of un-matched layout devices = 0 number of matched schematics devices = 696 number of matched layout devices = 696* * discrepancy points listing * * no discrepancies * * device matching summary by type * * type sub-type total device un-matched device sch. lay. sch. lay. mos pm 308 308 0 0 mos nm 365 365 0 0 res rp 9 9 0 0 dio dp 9 9 0 0 cap cp 5 5 0 0 * * lvs summary (repeated) * * * * lvs device match summary * * number of un-matched schematics devices = 0 number of un-matched