自考本科模拟数字及电力电子技术知识点总结归纳

1、自考模拟数字及电力电子技术知识点归纳差动放大电路一、克服零点漂移现象最常用的方法是采用差动放大电路二、长尾式差动放大电路1、电路组成（双端输入双端输出电路） 静态分析动态分析 输入电阻： Rid=2(RB +rbe) 输出电阻：Rod=2RC 共模抑制比2、双端输入单端输出电路 输入电阻： Rid=2(RB +rbe) 输出电阻：Rod=RC功率放大电路一、乙类双电源互补对称功率放大电路二、甲乙类双电源互补对称功率放大电路为减少交越失真，在两管的发射结提供一个微小的偏置电压，使管子在静态时处于临界导通或微导通状态，当加正弦电压时，可以即刻导通，则三极管的导通角度略大于半个周期，称为甲乙类放大，

2、电路称为甲乙类互补对称功率放大电路（OCL电路）三、分析计算1. 最大不失真输出功率Pomax忽略VCES时 2、电源供给的功率PV例：已知VCC16V，RL4，T1和T2管的饱和管压降UCES2V，输入电压足够大。试问：（1）最大输出功率Pom和效率各为多少？ 解：（1）最大输出功率和效率分别为 放大电路中的反馈一、反馈的类型正反馈反馈使净输入电量增加，从而使输出量增大，即反馈信号增强了输入信号。负反馈反馈使净输入电量减小，从而使输出量减小，即反馈信号削弱了输入信号。判别方法：瞬时极性法步骤：（1）假设输入信号某一时刻对地电压的瞬时极性；（2）沿着信号正向传输的路经，依次推出电路中相关点的瞬

3、时极性；（3）根据输出信号极性判断反馈信号的极性；（4）判断出正负反馈的性质。2.直流反馈和交流反馈直流反馈反馈回的信号为直流量的反馈。交流反馈反馈回的信号为交流量的反馈。交、直流反馈反馈回的信号既有直流量又有交流量的反馈。例题1.分析下图电路是否存在反馈，是正反馈还是负反馈？直反馈还是交流反馈？ 解：RE 介于输入输出回路，故存在反馈。根据瞬时极性法，反馈使 uid 减小，为负反馈。因为经过反馈元件RE 的反馈号既有直流量，也有交流量，故该反馈同时存 在直流反馈和交流反馈。 二、负反馈放大电路的基本类型 电压反馈和电流反馈  电压反馈反馈信号取样于输出

4、电压。判别方法：将输出负载RL 短路(或uo = 0 )，若反馈消失则为电压反馈。电流反馈反馈信号取样于输出电流。 判别方法：将输出负载RL 短路(或uo = 0 )，若反馈信号仍然存在则为电流反馈。串联反馈和并联反馈串联反馈在输入端，反馈信号与输入信号以电压相加减的形式出现。uid = ui - uf 并联反馈在输入端，反馈信号与输入信号以电流相加减的形式出现。iid = ii - if    对于运算放大器来说，反馈信号与输入信号同时加在同相输入端或反相输入端，则为并联反馈；一个加在同相输入端，另一个加在反相输入端则为串联反馈。  例题2.分析如图所示的反馈放

5、大电路。  分析：电阻Rf 跨接在输入回路与输出回路之间，输出电压 uo 经 Rf 与 R1 分压反馈到输入回路，故电路有反馈；根据瞬时极性法，反馈使净输入电压 uid 减小，为负反馈；RL = 0，无反馈，故为电压反馈； uf = uoR1/(R1 + Rf) 也说明是电压反馈；uid = ui- uf ，故为串联反馈；所以，此电路为电压串联负反馈。例题3.分析如下图所示的反馈放大电路。 分析：Rf 为输入回路和输出回路的公共电阻，故有反馈。反馈使净输入电压 uid 减小，为负反馈；RL = 0，反馈存在，故为电流反馈；uf = ioRf ，也说明是电流反馈；u

6、id = ui uf 故为串联反馈；所以此电路为电流串联负反馈。例题4.分析如下图所示的反馈放大电路。  分析：Rf 为输入回路和输出回路的公共电阻，故电路存在反馈；RL = 0，无反馈，故为电压反馈；根据瞬时极性法判断，反馈使净输入电流 iid 减小，为负反馈；iid = ii - if ，故为并联反馈；所以此电路为电压并联负反馈。例题5.分析如下图所示的反馈放大电路。 分析：Rf 为输入回路和输出回路的公共电阻，故电路存在反馈；令RL = 0，反馈仍然存在，故 为电流反馈；根据瞬时极性法判断，反馈使净输入电流 iid 减小，为负反馈；iid = ii - if ，故为并

7、联反馈；所以此电路为电流并联负反馈。三、负反馈对放大电路性能的影响1、提高增益的稳定性2、减小失真和扩展通频带3、改变放大电路的输入和输出电阻串联负反馈使输入电阻增大，并联负反馈使输入电阻减小。电压负反馈 F 与 A 并联，使输出电阻减小，电流负反馈 F 与 A 串联，使输出电阻增大。四、负反馈放大电路应用中的几个问题（一）欲稳定电路中某个量，则采用该量的负反馈稳定直流，引直流反馈；稳定交流，引交流反馈；稳定输出电压，引电压反馈；稳定输出电流，引电流反馈。（二）根据对输入、输出电阻的要求选择反馈类型 欲提高输入电阻，采用串联反馈；欲降低输入电阻，采用并联反馈；要求高内阻输出，采用电流反馈；要求

8、低内阻输出，采用电压反馈。（三）为使反馈效果强，根据信号源及负载确定反馈类型  信号源为恒压源，采用串联反馈；信号源为恒流源，采用并联反馈；要求带负载能力强，采用 电压反馈；要求恒流源输出，采用电流反馈。深度负反馈电路性能的估算例题1.     （2）电压并联负反馈         (3)电流串联负反馈         (4)电流并联负反馈     

9、0;  基本运算电路一、反相比例运算电路根据虚断，I¢i »0，故V+ »0，且Ii » If 根据虚短，V+» V- »0， Ii = (ViV- )/R1 »Vi/R1 Vo »If Rf =Vi Rf /R1电压增益Avf= Vo/ Vi =Rf /R1 二、同相比例运算电路 根据虚断，Vi = V+ 根据虚短，Vi = V+» V- V+= Vi = Vo R1 /(R1+ Rf)， Vo »Vi 1+(Rf /R1) 电压增益Avf= Vo /Vi =1+(Rf /R1)三、

10、求和运算电路1.反相加法运算2.同相加法运算（二）减法运算因两输入信号分别加于反相输入端和同相输入端，故此形式的电路也称为差分运算电路。  四、积分运算五、 微分运算电路 例4.若给定反馈电阻RF=10k，试设计实现uo=uI1-2uI2的运算电路。解：        例：求如图4.18所示电路中uo与ui的关系。图4.18 习题4.11的图分析 在分析计算多级运算放大电路时，重要的是找出各级之间的相互关系。首先分析第一级输出电压与输入电压的关系，再分析第二级输出电压与输入电压的关系，逐级类推，最后确定整个电路的输

11、出电压与输入电压之间的关系。本题电路是两级反相输入比例运算电路，第二级的输入电压ui2就是第一级的输出电压uo1，整个电路的输出电压。解 第一级的输出电压为：第二级的输出电压为：所以：例： 求如图4.19所示电路中uo与ui的关系。电压比较器一、过零比较器过零电压比较器是典型的幅度比较电路，它的电路图和传输特性曲线如图8.2.1所示。 (a) 电路图 (b) 电压传输特性二、一般单限比较器 将过零比较器的一个输入端从接地改接到一个固定电压值上，就得到电压比较器，电路如图8.2.2所示。调节可方便地改变阈值。(a) 电路图 (b)电压传输特性比较器的基本特点工作在开环或正反馈状态。开关特性，因开

12、环增益很大，比较器的输出只有高电平和低电平两个稳定状态。非线性，因是大幅度工作，输出和输入不成线性关系。三、滞回比较器从输出引一个电阻分压支路到同相输入端，电路如图所示电路。(a) 电路图 (b) 传输特性 当输入电压vI从零逐渐增大，且时，称为上限阀值（触发）电平。 当输入电压时，。此时触发电平变为，称为下限阀值（触发）电平。 当逐渐减小，且以前，始终等于，因此出现了如图所示的滞回特性曲线。回差电压： 例：在如图4.32所示的各电路中，运算放大器的V，稳压管的稳定电压UZ为6V，正向导通电压UD为0.7V，试画出各电路的电压传输特性曲线。分析 电压传输特性曲线就是输出电压uo与输入电压ui的

13、关系特性曲线。本题两个电路都是电压比较器，集成运算放大器都处于开环状态，因此都工作在非线性区。在没有限幅电路的情况下，工作在非线性区的集成运算放大器的分析依据是：，且时，时，其中为转折点。当有限幅电路时，电压比较器的输出电压值由限幅电路确定。图4.32 习题4.22的图解 对图4.32（a）所示电路，V，故当输入电压V时，输出电压V；当输入电压V时，输出电压V。电压传输特性如图4.33（a）所示。对图4.32（b）所示电路，由于，V，故当V时，集成运算放大器的输出电压为+12V，稳压管处于反向击穿状态，V；当V时，集成运算放大器的输出电压为-12V，稳压管正向导通，V。电压传输特性如图4.33

14、（b）所示。图4.33 习题4.22解答用图例： 在如图4.34（a）所示的电路中，运算放大器的V，双向稳压管的稳定电压UZ为6V，参考电压UR为2V，已知输入电压ui的波形如图4.34（b）所示，试对应画出输出电压uo的波形及电路的电压传输特性曲线。图4.34 习题4.23的图分析 电压比较器可将其他波形的交流电压变换为矩形波输出，而输出电压的幅值则取决于限幅电路。解 由于V，故当V时，集成运算放大器的输出电压为+12V，经限幅电路限幅之后，输出电压V；当V时，集成运算放大器的输出电压为-12V，经限幅电路限幅之后，输出电压V。输入电压ui和输出电压uo的波形如图4.35（a）所示，电路的电

15、压传输特性曲线如图4.35（b）所示。 （a）输入电压ui和输出电压uo的波形 （b）电压传输特性曲线图4.35 习题4.23解答用图正弦波振荡电路一、 产生正弦波的条件幅度平衡条件 |=1 相位平衡条件 jAF = jA+jF =2np（n为整数）二、RC网络的频率响应谐振角频率和谐振频率分别为： ， 三、 RC桥式正弦波振荡电路1. RC文氏桥振荡电路的构成RC文氏桥振荡器的电路如图图8.1.3所示，RC串并联网络是正反馈网络，另外还增加了R3和R4负反馈网络。 C1、R1和C2、R2正反馈支路与R3、R4负反馈支路正好构成一个桥路，称为文氏桥。当C1 =C2、R1 =R2时 ， jF=0

16、°， f0= 为满足振荡的幅度条件 |=1，所以Af3。加入R3R4支路，构成串联电压负反馈 （二）输出电压的调节范围串联型稳压电路机电一体化专业“专接本”模拟、数字及电力电子技术复习资料大全逻辑代数基础例题解析例91 已知逻辑函数F的真值表如表9.1所示，试写出F的逻辑函数式。表9.1 解 逻辑函数F的表达式可以写成最小项之和的形式。将真值表中所有F1的最小项(变量取值为1的用原变量表示，取值为0的用反变量表示)选出来，最后将这些最小项加起来，得到函数F的表达式为： 例92 列出逻辑函数的真值表。解 从表达式列真值表的规则是先将表达式写成最小项之和的形式，即：表9.2然后填入对应的

17、真值中，如表9.2所示。 例9.3 用代数法化将下列逻辑表达式化成最简的“与或”表达式。（1）（2）解 用代数法化简任意逻辑函数，应综合利用基本公式和以下几个常用公式：项多余；非因子多余；第3项多余；互补并项；根据式可添加重复项，或利用式可将某些项乘以， 进而拆为两项即配项法。用代数法对本例逻辑表达式化简：例94 写出以下逻辑函数的反函数并化成最简“与或”形式。（1） （2） 解 （1）根据反演定律：对于任意一个逻辑函数F，如果把其中所有的“”换成“+”，“+”换成“”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，得到的结果就是。（1）则 （2）则 例95 试用卡诺图化简法将以下逻

18、辑函数化简成最简“或与”式及最简“或非或非式”。解 利用卡诺图化简逻辑函数时，在函数的卡诺图中，可合并相邻的1格得出原函数的最简与或式；也可合并相邻的0格得出反函数的最简与或式，然后再利用反演规则求反，即可得出原函数的最简或与式。经逻辑变换后可得出函数的最简或非或非式。给定逻辑函数式的卡诺图如图91所示。圈0得出反函数的最简与或式为：将上式求反即可得出逻辑函数的最简或与式为：经逻辑变换后（利用非非律），函数的最简或非或非式为例96 将逻辑函数转换成最小项之和（标准与或式）的形式。解 (1) 用配项法(2) 用卡诺图法画4变量卡诺图，由于函数F由AB和两项组成，即Al且Bl时F1，故在Al且B1

19、的行内填1；类似地，在C0且D0的列内填1，即得函数的卡诺图如图92所示。然后由卡诺图可直接写出逻辑函数的最小项之和形式：例97 将逻辑函数成最大项之积（标准或与式）的形式。解 用公式法 由式例96得出逻辑函数的最小项之和形式为： 因为 所以最大项之积： 即如果已知函数的卡诺图，也可由卡诺图中为0的那些小方格直接写出标准或与式。例98 化简具有约束条件的逻辑函数，其约束条件为AB0。解 用公式化对具有约束条件的逻辑函数的化简时，可以将约束项加到逻辑表达式中，化简后到的最简表达式中若含有约束项，再将约束项去掉。即： 例99 化简下列函数 解 用卡诺图法化简带有约束条件的逻辑函数，其方法是在卡诺图

20、中，将函数F的最小顶用1填入，约束顶用×填入。在画卡诺圈时，可充分利用约束项取值的任意性(作为1或0)合并相邻项。将最小项及约束项填入对应的卡诺图中，如 图9.3所示，则化简后逻辑表达式为：FD例910 化简具有约束条件的逻辑函数（约束条件）解：采用卡诺图法化简。由约束条件，求出约束项：将最小项用1填入，约束项用×填入，画出卡诺图如图9.4所示，由图9.4得到化简后的逻辑表达式为：触发器一、 基本触发器 A R Q Q Q R Q S B S (a)与非门构成的触发器电路与逻辑符号 (b)或非门构成的触发器电路与逻辑符号&11& 基本触发器的逻辑结构如图13

21、-1所示。它可由两个与非门交叉耦合构成，图13-1(a)是其逻辑电路图和逻辑符号，也可以由两个或非门交叉耦合构成，如图13-1(b)所示。 二、基本触发器功能的描述 1状态转移真值表 为了表明触发器在输入信号作用下，触发器下一稳定状态（次态）Qn+1与触发器稳定状态（现态）Qn以及输入信号之间关系，可将上述对触发器分析的结论用表格形式来描述，如表13-1所示。该表称为触发器状态转移真值表，表13-2为表13-1的简化表。 2特征方程（状态方程） 其中，称为约束条件。表13-1 基本触发器状态转移真值表现态输入信号次 态功能Qn Qn+1010 10 100置0011 01 011置1011 1

22、1 101保持010 00 0不确定不正常（不允许）01Qn表13-2 简化真值表 Qn+10 101 011 1Qn0 0不定 Qn000111100x0011x011图13-3 基本触发器卡诺图 3状态转移图和激励表 图13-4 基本触发器状态转移图01表13-3 基本触发器激励表状态转移激励输入Qn Qn+1 0 00 11 01 1x 11 00 11 x其中x表示任意，0或1三、 同步RS触发器 由与非门构成的同步RS触发器如图13-5(a)所示，其逻辑符号如图13-5(b)所示。 S C D A Q S Q CP CP(钟控端) R R E D B (a) 逻辑图 (b) 逻辑符号

23、图13-5 同步RS触发器 &&1SC11R&&当CP=1时 图13-6 同步RS触发器状态转移图表13-4 同步RS触发器状态转移真值表R SQn+10 00 11 01 1Qn10不定表13-5 同步RS触发器激励表Qn Qn+1R S0 00 11 01 1x 00 11 00 x01CPRSQ 不定图13-7 同步RS触发器工作波形四、 同步D触发器 由状态转移真值表可直接列出同步D触发器的状态方程 CPD Q 图13-8 同步D触发器1SC11R1表13-6 D触发器状态转移真值表DQn+10101 同步D触发器逻辑功能表明：只要向同步触发器送入一个C

24、P，即可将输入数据D存入触发器。CP过后，触发器将存储该数据，直到下一个CP到来时为止，故可锁存数据。这种触发器同样要求CP=1时，D保持不变。 D=1D=0 D=1 D=0图13-9 同步D触发器状态转移图表13-7 同步D触发器激励表Qn Qn+1D0 00 11 01 1010101 同理可得同步D触发器在CP=1时的激励表如表13-7所示，状态转移图如图13-9所示。五、 JK触发器 JK触发器的特性方程为： CP下降沿到来后有效 J=1，K=xJ=0 J=xK=x K=0 J=x，K=1图13-14 JK触发器状态转移图表13-8 JK触发器状态转移真值表J KQn+10 00 11

25、 01 1Qn01表13-9 JK触发器激励表Qn Qn+1J K0 00 11 01 10 x1 xx 1x 001CP 1 2 3JKQ图13-15 主从JK触发器工作波形六、 T触发器和T触发器在CP控制下，根据输入信号T（T=0或T=1）的不同，具有保持和翻转功能的电路，都叫做T触发器。将JK触发器的J、K端短接，并取名为T端，就能构成T触发器，。 Q Q = T CP T CP图13-23 T触发器逻辑符号 T=1T=0 T=0 T=1图13-24 T触发器状态转移图01 J K由表13-10可见，T触发器在T=0时，具有保持功能；在T=1时，具有翻转功能。表13-10 T触发器状态

26、转移真值表TQn+101表13-11 T触发器激励表Qn Qn+1T0 00 11 01 10110在CP控制下，只具有翻转功能的电路叫做T触发器。即在T触发器中，当T恒为1时就构成了T触发器，其状态方程为 第五章 集成门电路和触发器一、二极管“与”门和“或”门电路与门Y=AB或门Y=A+BTTL OC门逻辑表达式：OC门的应用：（1）实现“线与”（2）驱动显示（3）电平转换（7）三态输出门（TSL门）&&a) b)TSL门的逻辑符号a)图 =0有效 b)图 EN=1有效（6） CMOS传输门VDD CA CD I/OD O/ID O/IC I/OC传输门CC4016的逻辑符号

27、传输门CC4016的引脚排列图I/OA O/IA O/IB I/OB CB CC VSS 14 13 12 11 10 9 8CC4016 1 2 3 4 5 6 7模拟开关真值表控制端C开关通道I/O-O/I1导通0截止题4.2 电路如图题4.2所示。能实现 的电路是哪一种电路。 图题4.2解： 对(a)电路，只有当A=1时才是计数型触发器；而(b)电路是T触发器，只有当T=1时，才是计数触发器；(c)可以实现计数即，(d)电路也不可能是计数式触发器。所以实现功能的电路是(c)。题4.4 电路如图题4.4所示，的电路是哪 一些电路。解：对(a)电路，因为是D触发器，所以有 对(b)电路，因为

28、是RS触发器,所以有对(c)电路，因为是T触发器, 对(d)电路，因为是JK触发器, 因此，能实现的电路是（b）和（d）两个电路。题4.5 根据图题4.5所示电路及A、B、C波形，画出Q的波形。(设触发触器初态为0)。 图题4.5解：电路是一个上升沿触发的D功能触发器，它的波形如图所示：CBAQ    题4.6 试画出D触发器、JK触发器、T触发器的状态转换图；解：D解发器的状态转换图如下：JK触发器的状态转换图为： T触发器的状态转换图为： 例4.2 设主从JK触发器的初始状态为0，已知输入J、K的波形图如图5.2.5，画出输出Q的波形图。解：如图5.2所示。&

29、#160;       例4.2波形图组合逻辑电路的分析方法与设计方法组合逻辑电路：在任何时刻的输出状态只取决于这一时刻的输入状态，而与电路的原来状态无关的电路。一、组合逻辑电路的分析方法步骤： 1给定逻辑电路输出逻辑函数式一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。必要时，可进行化简，求出最简输出逻辑函数式。2列真值表将输入变量的状态以自然二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填入表中，即得真值表。3分析逻辑功能 通常通过分析真值表的特点

30、来说明电路的逻辑功能。例2：组合电路如图下图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P （2）化简与变换。因为下一步要列真值表，所以要通过化简与变换，使表达式有利于列真值表，一般应变换成与或式或最小项表达式。 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101111110 （3）由表达式列出真值表，见上图。经过化简与变换的表达式为两个最小项之和的非，所以很容易列出真值表。 （4）分析逻辑功能 由真值表可知，当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。归

31、纳总结：1 各步骤间不一定每步都要，如：省略化简（本已经成为最简）；由表达式直接概述功能，不一定列真值表。2 不是每个电路均可用简炼的文字来描述其功能。 如Y=AB+CD二.组合逻辑电路的设计方法步骤: 1分析设计要求列真值表 根据题意设输入变量和输出函数并逻辑赋值，确定它们相互间的关系，然后将输入变量以自然二进制 数顺序的各种取值组合排列，列出真值表。 2根据真值表写出输出逻辑函数表达式 3对输出逻辑函数进行化简： 代数法或卡诺图法 4根据最简输出逻辑函数式画逻辑图。 最简与一或表达式、与非表达式、或非表达式、与或非表达式、其它表达式例1：设计一个三人表决电路，结果按“少数服从多数”的原则决

32、定。解：（1）根据设计要求建立该逻辑函数的真值表。设三人的意见为变量A、B、C，表决结果为函数L。对变量及函数进行如下状态赋值：对于变量A、B、C，设同意为逻辑“1”；不同意为逻辑“0”。对于函数L，设事情通过为逻辑“1”；没通过为逻辑“0”。列出真值表如下表所示。（2）由真值表写出逻辑表达式： 该逻辑式不是最简。（3）化简。由于卡诺图化简法较方便，故一般用卡诺图进行化简。将该逻辑函数填入卡诺图，如下图所示。合并最小项，得最简与或表达式： 真值表A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111（4）画出逻辑图如下图所示。如果要求用与非

33、门实现该逻辑电路，就应将表达式转换成与非与非表达式：画出逻辑图。A）逻辑图 B）用与非门实现的逻辑图三、加法器（一）半加器1只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。如在第i位的两个加数Ai和Bi相加，它除产生本位和数Si之外，还有一个向高位的进位数 。因此： 输入信号：加数Ai，被加数Bi 输出信号：本位和Si，向高位的进位Ci 2真值表根据二进制加法原则（逢二进一），得以下真值表。4逻辑电路：由一个异或门和一个与门组成。如上图所示。A S COB(b) 符号表12-2 半加器真值表A BS CO0 00 11 01 10 01 01 00 1A SB CO

34、(a) 逻辑图图12-4 半加器&=1 CO5逻辑符号（二）全加器1不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。如在第i位二进制数相加时，被加数、加数和来自低位的进位数分别为Ai 、Bi 、Ci-1 ，输出本位和及向相邻高位的进位数为Si、Ci。因此， 输入信号：加数Ai 、被加数Bi 、来自低位的进位Ci-1 四、比较器比较方法1. 首先比较最高位，如比较的结果a3>b3,则可判定A>B 如比较的结果a3<b3,则可判定A<B 如比较的结果a3=b3,需继续比较次高位。 2. 然后比较次高位，方法同上，这样依次进行下去，直

35、到比较结束。逻辑功能五、编码器二进制编码原则：用n位二进制代码可以表示个信号则，对N个信号编码时，应由来确定编码位数n。六、译码器及应用译码器能实现译码功能的电路称为译码器。74LS247是驱动发光二极管显示器，输出低电平有效，可驱动共阳极数码管。CT74LS248输出高电平有效，可驱动共阴极数码管。例题：试画出用线-线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P3.10所示，功能表如表P3.10所示）。 解 令A=A2，B=A1 ,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。用外加与非门实现之，如图A3.10所示。七、数据选择器3

36、.16 试用4选1数据选择器74LS153产生逻辑函数解 4选1数据选择器表达式为：而所需的函数为 与4选1数据选择器逻辑表达式比较，则令，接线图如图A3.16所示。例.试用8选1数据选择器74LS151和适当的门电路实现下列逻辑函数。3.4 有一水箱由大、小两台泵ML和MS供水，如图P3.4所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻

37、辑电路，要求电路尽量简单。 解 题3.4的真值表如表A3.4所示。表A3.4ABCMS ML0000 00011 0010× ×0110 1100× ×101× ×110× ×1111 1 真值表中的、为约束项，利用卡诺图图A3.4(a)化简后得到：， （MS、ML的1状态表示工作，0状态表示停止）。逻辑图如图A3.4(b)。 时序逻辑电路时序逻辑电路电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、

38、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。一、时序电路的基本分析和设计方法（一）分析步骤1根据给定的时序电路图写出下列各逻辑方程式： （1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。 2将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。 3根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。【例1】分析时序电路（1）时钟方程：输出方程：驱动方程： （2）求状态方程JK触发器的特性方程：将各触发器的驱动方程代入，即

39、得电路的状态方程：（3）计算、列状态表 （4）画状态图及时序图（5）逻辑功能有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。【例2】：分析图6.2.4电路的功能。1时钟方程： 2激励方程： 1 图6.2.4逻辑电路图3状态方程： 4状态转换表：表6.2.2状态转换表 态序 Q2 Q1 Q0Q2n+1 Q1n+1 Q0n+10 0 0 0 0 0 1 1 0 0

40、1 0 1 02 0 1 0 0 1 13 0 1 1 1 0 04 1 0 00 0 05 1 0 1 0 1 06 1 1 0 0 1 07 1 1 1 0 0 05状态转换图：图6.2.5例状态图6逻辑功能说明：为异步五进制加法计数器。（二）同步时序逻辑电路的设计步骤（1）根据设计要求，设定状态，导出对应状态图或状态表。（2）状态化简。原始状态图（表）通常不是最简的，往往可以消去一些多余状态。消去多余状态的过程叫做状态化简。（输入相同时、输出相同、且转换的状态也相同的状态叫做等价状态）（3）状态分配，又称状态编码。（4）选择触发器的类型。触发器的类型选得合适，可以简化电路结构。（5）根据

41、编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。（6）根据输出方程和驱动方程画出逻辑图。（7）检查电路能否自启动。【例1】设计一时序电路，实现下图所示的状态图： 由于已给出了二进制编码状态图，设计直接从第4步开始。（1）选择触发器，求时钟方程、输出方程、状态方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：利用卡诺图得到输出方程： 利用次态卡诺图得到状态方程： 变换状态方程，使之与所选择触发器的特征方程一致，得到驱动方程.、（3）作逻辑电路图（4）检查电路能否自启动

42、将无效状态111代入状态方程计算： 可见111的次态为有效状态000，电路能够自启动。计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。【例】 用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。SN-1S12-1S111011（2）求归零逻辑。 （3）画连线图。【例】用74LS161来构成一个十二进制计数器。74161是十六进制异步计数器，采用异步清零、同步置数工作方式。用异步清零端归零：SNS121100 用同步置数端归零：SN-1S111011 寄 存 器 能够暂存数码（或指令代码）的数字部件称为寄存器。寄存器根据功能可分为数码寄存器和移位寄存

43、器两大类。一、 数码寄存器寄存器要存放数码，必须要存得进、记得住、取得出。因此寄存器中除触发器外，通常还有一些控制作用的门电路相配合。图5.17为由D触发器组成的4位数码寄存器。在存数指令（CP脉冲上升沿）的作用下，可将预先加在各D触发器输入端的数码，存入相应的触发器中，并可从各触发器的Q端同时输出，所以称其为并行输入、并行输出的寄存器。 二、单向移位寄存器由D触发器构成的4位右移寄存器如图5.18所示。CR为异步清零端。左边触发器的输出接至相邻右边触发器的输入端D，输入数据由最左边触发器FF0的输入端D0接入。 时序逻辑电路例题解析5.8 分析图P5.8的计数器电路，说明这是多少进制的计数器

44、。十进制计数器74160的功能表见表5.3.4。解 图P5.8电路为七进制计数器。计数顺序是39循环。5.9 分析图P5.9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表如表5.3.4所示。解 这是一个十进制计数器。计数顺序是09循环。5.10 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。解 可用多种方法实现十三进制计数器，根据功能表，现给出两种典型用法，它们均为十三进制加法计数器。如图A5.10(a)、(b)所示。5.11 试分析图P5.11的计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。解 M=1时为六进制计数器，M=0时为八进制计数器。6.2 试分析图题6.2所示时序逻辑电路，列出状态表，画出