第四章组合逻辑电路

1、 组合逻辑电路组合逻辑电路第四章第四章北京邮电大学北京邮电大学徐惠民徐惠民组合逻辑电路的特点组合逻辑电路的特点 组合电路的一般电路结构如下图所示。组合电路的一般电路结构如下图所示。 |输出信号的函数式为：输出信号的函数式为： |F F1 1 = f = f1 1(X(X1 1，X X2 2 ， ，X Xn n ) ) |F F2 2 = f = f2 2(X(X1 1，X X2 2 ， ，X Xn n ) ) |F Fm m = f = fn n(X(X1 1，X X2 2 ， ，X Xn n ) ) 组合逻辑电路的特点组合逻辑电路的特点 在组合逻辑电路中，电路在任一时刻的输在组合逻辑电路中，

2、电路在任一时刻的输出信号仅仅决定于该时刻的输入信号，而出信号仅仅决定于该时刻的输入信号，而与电路原有的输出状态无关。与电路原有的输出状态无关。 从电路结构上来看，组合逻辑电路的输出从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。端和输入端之间没有反馈回路。 组合电路中不会包含具有记忆能力的部件，组合电路中不会包含具有记忆能力的部件，通常指的就是不会包含触发器。通常指的就是不会包含触发器。 组合逻辑电路的分析组合逻辑电路的分析 组合逻辑电路的分析步骤组合逻辑电路的分析步骤根据给定的逻辑电路由输入到输出，或由输出根据给定的逻辑电路由输入到输出，或由输出到输入逐级推演，写出输出函数式

3、到输入逐级推演，写出输出函数式; 由己写出的函数式列出电路的真值表由己写出的函数式列出电路的真值表; 由真值表概括出电路所完成的逻辑功能。有的由真值表概括出电路所完成的逻辑功能。有的电路功能不好用文字描述时，可以只列出真值电路功能不好用文字描述时，可以只列出真值表表; 必要时对输出函数进行化简，评论给定的逻辑必要时对输出函数进行化简，评论给定的逻辑电路是否经济、合理。电路是否经济、合理。 组合逻辑电路的分析组合逻辑电路的分析 例例4-1 分析图分析图4-2所示的逻辑电路所示的逻辑电路 BABAABBABAABBABADABCCBACBACBACDCDF1ABBCACAB)BABA(CAB)BA

4、BA(CF2组合逻辑电路的分析组合逻辑电路的分析 作真值表：作真值表：ABCCBACBACBAF1ABBCACF2电路功能：电路实现了电路功能：电路实现了一位全加器的功能。输一位全加器的功能。输入入A和和B是两个加数，是两个加数，C是低位的进位。当是低位的进位。当A、B、C三者相加时，其中有一三者相加时，其中有一个个1或者三个或者三个1时，时，本位的和是本位的和是1；其中；其中有两个有两个1或者三个或者三个1时，产生进位时，产生进位1。组合逻辑电路的分析组合逻辑电路的分析 全加器输出的仿真波形全加器输出的仿真波形 组合逻辑电路的分析组合逻辑电路的分析 例例4-2 分析如图分析如图4-5所示的组

5、合逻辑电路所示的组合逻辑电路 组合逻辑电路的分析组合逻辑电路的分析 从表达式作出电路的真值表从表达式作出电路的真值表 : 电路功能：电路功能：在这个电路中，输入在这个电路中，输入A、B是控制是控制变量，变量，A、B组合不同时，电路实组合不同时，电路实现不同的逻辑功能。输入现不同的逻辑功能。输入C和和D是是参与运算的数据。参与运算的数据。AB=00时，实现逻辑与功能；时，实现逻辑与功能；AB=01时，实现逻辑或的功能；时，实现逻辑或的功能；AB=10时，实现同或门；时，实现同或门；AB=11时，电路是一个异或门。时，电路是一个异或门。组合逻辑电路的分析组合逻辑电路的分析 例例4-3 分析图分析图

6、4-6所示的逻辑电路所示的逻辑电路 F3 = B3 F2 = B3 B2 F1 = B2 B1 F0 = B1 B0 从异或表达式也可以做出真值表。从异或表达式也可以做出真值表。组合逻辑电路的分析组合逻辑电路的分析 电路的真值表如下：电路的真值表如下：仔细观察仔细观察4位输出的序列就是位输出的序列就是4位格雷码，而输位格雷码，而输入是入是4位二进制码。电路实现的是位二进制码。电路实现的是4位二进制码位二进制码到到4位格雷码转换电路。位格雷码转换电路。组合逻辑电路的分析组合逻辑电路的分析 以上通过三个例题，说明了组合电路分析以上通过三个例题，说明了组合电路分析的三种情况的三种情况: 第一种是对于

7、常用组合电路部件的分析。这类第一种是对于常用组合电路部件的分析。这类电路不管具体形式如何，最后都要说明是哪一电路不管具体形式如何，最后都要说明是哪一种常用的逻辑电路。种常用的逻辑电路。 第二种是对一般逻辑电路的分析。需要根据真第二种是对一般逻辑电路的分析。需要根据真值表来具体分析。值表来具体分析。 第三种则是代码转换器的分析。最后要说明是第三种则是代码转换器的分析。最后要说明是哪一种代码转换器。哪一种代码转换器。组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路的设计步骤是：组合逻辑电路的设计步骤是： 根据给定的电路功能描述，作出相应的逻辑函根据给定的电路功能描述，作出相应的逻辑函数的真值表。

8、真值表应该能够完全反映对于电数的真值表。真值表应该能够完全反映对于电路的功能要求。路的功能要求。 根据真值表，对于相应的逻辑函数进行简化。根据真值表，对于相应的逻辑函数进行简化。简化的表达式可以有三种选择：与或式，或与简化的表达式可以有三种选择：与或式，或与式，与或非式。要根据电路的具体情况来选择。式，与或非式。要根据电路的具体情况来选择。 根据化简结果，选择器件来实现该逻辑电路。根据化简结果，选择器件来实现该逻辑电路。 画出设计结果的逻辑图。画出设计结果的逻辑图。组合逻辑电路的设计组合逻辑电路的设计 1与非与非结构与非与非结构 若化简的结果是最简与或式，可以变换为与非若化简的结果是最简与或式

9、，可以变换为与非与非表达式。与非表达式。 BABABABABABAF也就是说，与或表达式可以直接用与非与非结也就是说，与或表达式可以直接用与非与非结构来实现构来实现 组合逻辑电路的设计组合逻辑电路的设计 2或非或非结构或非或非结构 若化简的结果是最简或与式，可以变换为或非若化简的结果是最简或与式，可以变换为或非或非表达式。或非表达式。 )BA()BA()BA)(BA()BA)(BA(F也就是说，或与表达式可以直接用或非或非也就是说，或与表达式可以直接用或非或非结构来实现结构来实现 组合逻辑电路的设计组合逻辑电路的设计 3与或非结构与或非结构 直接的化简结果，一般不会得到直接的化简结果，一般不会

10、得到“与或非与或非”表表达式。得到与或非表达式有这样几种可能：达式。得到与或非表达式有这样几种可能：（1）反函数的与或表达式更简单时，可以使用）反函数的与或表达式更简单时，可以使用与或非表达式。与或非表达式。（2）从选择集成电路的实际出发，可能使用与）从选择集成电路的实际出发，可能使用与或非结构更合适。在实现具体电路时，有时候或非结构更合适。在实现具体电路时，有时候使用与或非门也许更节省成本，或者说使用与使用与或非门也许更节省成本，或者说使用与或非结构就更合适。或非结构就更合适。组合逻辑电路的设计组合逻辑电路的设计 例例4-4 试用几种不同的结构实现函数试用几种不同的结构实现函数F= m(0,

11、 1, 5, 6, 7)。说明分别需要几片集成电路芯片。说明分别需要几片集成电路芯片。 解：作出函数的卡诺图解：作出函数的卡诺图 与或式：与或式：或与式：或与式：与或非式：与或非式： ACABBAF)CBA)(BA(FCBABAF组合逻辑电路的设计组合逻辑电路的设计 用与非门实现：需要用与非门实现：需要3个个2输入与非门，以及一个输入与非门，以及一个三输入与非门。用一片三输入与非门。用一片74LS00（42输入与非输入与非门）和一片门）和一片74LS10（33输入与非门）。输入与非门）。 用或非门实现：需要用或非门实现：需要2个个2输入或非门和一个输入或非门和一个3输输入或非门。使用一片入或非

12、门。使用一片74LS27（33输入或非门）输入或非门）就可以实现。多余输入要接低电平。就可以实现。多余输入要接低电平。 用与或非门实现：使用一片用与或非门实现：使用一片74LS50双与或非门就双与或非门就可以实现。可以实现。74LS50封装了两个与或非门。其中一封装了两个与或非门。其中一个是个是23输入与门，另一个是输入与门，另一个是22输入与门。只输入与门。只需要用需要用23输入的那个与或非门就可以了。输入的那个与或非门就可以了。组合逻辑电路设计举例组合逻辑电路设计举例 例例4-5 设计一个表决器。有设计一个表决器。有4名裁判参加比赛的名裁判参加比赛的评判。表决采用包含主裁判的多数判决，设计

13、评判。表决采用包含主裁判的多数判决，设计相应的组合逻辑电路。相应的组合逻辑电路。 解：设解：设A是主裁判，可以作出真值表：是主裁判，可以作出真值表： 从卡诺图可以写出最简与或式：从卡诺图可以写出最简与或式：F = ABD+ABC+ACD 如果写为与或非式：如果写为与或非式：CBDBDCAF组合逻辑电路设计举例组合逻辑电路设计举例 如果按与或式实现电路，需要两片如果按与或式实现电路，需要两片33输输入与非门。实际上只用了入与非门。实际上只用了4个个3输入与非门。输入与非门。 如果按与或非式来实现电路，需要一片带如果按与或非式来实现电路，需要一片带42输入与门的与或非门，另外，必须可输入与门的与或

14、非门，另外，必须可以使用带非的变量输入。以使用带非的变量输入。 组合逻辑电路设计举例组合逻辑电路设计举例 例例4-6 用门电路设计和实现一个两位比较器。当用门电路设计和实现一个两位比较器。当A1A0=B1B0时，时，Y1=1。当。当A1A0B1B0时，时，Y2=1。当。当A1A0B1，或者在，或者在A1=B1，并且，并且A0B0时，时，A1A0B1B0，即，即Y2=1。 当当A1B1，或者在，或者在A1=B1，并且，并且A0B0时，时，A1A0B，A=B和和AB 级联输入用来几片比较器的级联，级联输入反级联输入用来几片比较器的级联，级联输入反映前一级比较器的结果。当本级的两组输入相映前一级比较

15、器的结果。当本级的两组输入相等时，由前一级的比较结果决定最后的结果。等时，由前一级的比较结果决定最后的结果。中规模组合逻辑电路中规模组合逻辑电路 74LS8574LS85的功能表的功能表 高位数值高位数值不相等时，不相等时，由高位的由高位的比较决定比较决定结果结果高位数值高位数值相等时，相等时，由低位的由低位的比较比较(级联级联输入输入)决定决定结果结果中规模组合逻辑电路中规模组合逻辑电路 数值比较器的级联：两片数值比较器的级联：两片74LS8574LS85构成两组构成两组8 8位数值的比较器位数值的比较器 中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 1译码电路用作函数发生器译码电路

16、用作函数发生器 n输入二进制译码器的输入二进制译码器的2n个输出，分别对应个输出，分别对应n输输入变量逻辑函数的各个最小项。将这些最小项入变量逻辑函数的各个最小项。将这些最小项适当地组合，就能得到任意的适当地组合，就能得到任意的n变量逻辑函数。变量逻辑函数。 如果译码器输出是高电平有效，只要通过或门，如果译码器输出是高电平有效，只要通过或门，将函数输出为将函数输出为1的最小项组合在一起，就得到的最小项组合在一起，就得到所需要的函数。所需要的函数。 如果译码器输出是低电平有效，则需要用与非如果译码器输出是低电平有效，则需要用与非门，将函数输出为门，将函数输出为1的最小项组合在一起，也的最小项组合

17、在一起，也能得到所需要的逻辑函数。能得到所需要的逻辑函数。 中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 例例4-12 用用74LS138 译码器，设计一个交通灯监译码器，设计一个交通灯监视电路：红、黄、绿灯只能同时有一个亮，其他视电路：红、黄、绿灯只能同时有一个亮，其他情况都属于不正常，电路要给出相应的信号。情况都属于不正常，电路要给出相应的信号。F = m(0, 3, 5, 6, 7) 中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 2用数据选择器作函数发生器用数据选择器作函数发生器 如果不考虑选通输入，数据选择器的输出表达如果不考虑选通输入，数据选择器的输出表达式可以写为：

18、式可以写为：k0iiiDmF如果将函数的输入变量连接到数据选择器的地如果将函数的输入变量连接到数据选择器的地址端，上述表达式就是函数的最小项表达式：址端，上述表达式就是函数的最小项表达式：Di是最小项是最小项mi所对应的输出。所对应的输出。因此，数据选择器非常适合作为函数发生器来因此，数据选择器非常适合作为函数发生器来使用。使用。中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 2用数据选择器作函数发生器用数据选择器作函数发生器 如果不考虑选通输入，数据选择器的输出表达如果不考虑选通输入，数据选择器的输出表达式可以写为：式可以写为：k0iiiDmF如果将函数的输入变量连接到数据选择器的地如

19、果将函数的输入变量连接到数据选择器的地址端，上述表达式就是函数的最小项表达式：址端，上述表达式就是函数的最小项表达式：Di是最小项是最小项mi所对应的输出。所对应的输出。因此，数据选择器非常适合作为函数发生器来因此，数据选择器非常适合作为函数发生器来使用。使用。中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 （1）n个地址输入的数据选择器实现个地址输入的数据选择器实现n变量函数。变量函数。 只要将只要将n个输入变量连接到数据选择器的地址端，数据个输入变量连接到数据选择器的地址端，数据Di就是最小项就是最小项mi对应的输出对应的输出0或者或者1。 （2）n个地址输入的数据选择器实现个地址输

20、入的数据选择器实现n+1变量函变量函数数 由于地址端只能连接由于地址端只能连接n个变量，第个变量，第n+1个变量就要根据个变量就要根据需要连接到数据输入。例如，用需要连接到数据输入。例如，用3线线8线数据选择器线数据选择器实现实现4变量（变量（ABCD）函数，变量）函数，变量A、B、C连接到地址连接到地址端，数据输入端，数据输入Di有可能是有可能是1、0、D或或 。 （2）n个地址输入的数据选择器实现个地址输入的数据选择器实现n+2或更多或更多变量的函数变量的函数DD中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 例例4-13 用用3线线-8线数据选择器线数据选择器74LS151分别分别

21、实现实现3变量和变量和4变量的多数电路。变量的多数电路。 解：解：3变量多数电路的最小项表达式是：变量多数电路的最小项表达式是： 只要在只要在D0、D1、D2、D4输输入入0，D3、D5、D6、D7输输入入1就是所要求的电路。就是所要求的电路。中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 4变量多数电路的最小项表达式是：变量多数电路的最小项表达式是： 从表达式可以清楚的看出数从表达式可以清楚的看出数据端应该如何接入据端应该如何接入0、1和和D（在这个具体例子中，不接（在这个具体例子中，不接入入 ）D中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计例例4.14. 4.14. 试用数据

22、选择器和必要的门电路实现试用数据选择器和必要的门电路实现4 4位二进位二进制码转换为其补数的代码转换器。制码转换为其补数的代码转换器。 F0=D F1=DC中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 作作F2和和F3的卡诺图：的卡诺图：选择两个变量（如选择两个变量（如ABAB）作为地址，按）作为地址，按ABAB的不同取值的不同取值划分小卡诺图。划分小卡诺图。写出小卡诺图变量的最简式，就是数据输入表达式：写出小卡诺图变量的最简式，就是数据输入表达式：DCD20DCD21DCD23DCD22DCD101D110D13DCD12中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 实现的逻

23、辑图：实现的逻辑图：中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 用全加器作为数码转换器用全加器作为数码转换器 对于有些代码来说，可以很容易地通过加法运对于有些代码来说，可以很容易地通过加法运算，来完成代码的转换。例如，将算，来完成代码的转换。例如，将8421BCD码码加加3就可以转换为余三码。就可以转换为余三码。 一般框图：一般框图：D中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 例例4-15 用全加器和必要的门电路实现用全加器和必要的门电路实现8421码到码到5421码的转换电路。码的转换电路。D对于前对于前5个代码，个代码，不需要加任何不需要加任何数（加数（加0）。）。

24、对于后对于后5个代个代码，加码，加0011就完成转换。就完成转换。 中规模组合电路用于逻辑设计中规模组合电路用于逻辑设计 相应的卡诺图相应的卡诺图 ：D 最后的逻辑图如图最后的逻辑图如图 ：) 1A2A4A)(3A4A(1B2B组合逻辑的竞争与冒险组合逻辑的竞争与冒险 以前对组合逻辑电路的分析和设计都是在以前对组合逻辑电路的分析和设计都是在理想条件下，研究电路输出和输入间的稳理想条件下，研究电路输出和输入间的稳态关系，没有考虑器件的延迟时间。态关系，没有考虑器件的延迟时间。 实际上由于器件存在延迟时间，且各器件实际上由于器件存在延迟时间，且各器件的延迟时间也不尽相同。当各输入信号经的延迟时间也

25、不尽相同。当各输入信号经过不同路径到达某一会合点的时间就会有过不同路径到达某一会合点的时间就会有先有后，先有后，这种现象称为电路产生了竞争。这种现象称为电路产生了竞争。 组合逻辑的竞争与冒险组合逻辑的竞争与冒险 由于竞争的存在，当输入信号发生变化时，由于竞争的存在，当输入信号发生变化时，在输出跟随输入信号变化的过程中，电路在输出跟随输入信号变化的过程中，电路输出发生瞬间错误的现象称为组合逻辑电输出发生瞬间错误的现象称为组合逻辑电路路产生了冒险产生了冒险。 冒险现象表现为输出端出现了不按稳态规冒险现象表现为输出端出现了不按稳态规律变化的窄脉冲，常称为律变化的窄脉冲，常称为“毛刺毛刺”。此冒。此冒

26、险信号的脉冲宽度仅为数十纳秒或更小。险信号的脉冲宽度仅为数十纳秒或更小。 组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险 冒险的分类冒险的分类 冒险可以根据产生的原因分为逻辑冒险和功能冒险可以根据产生的原因分为逻辑冒险和功能冒险。也可以根据输出信号中冒险的形式，分冒险。也可以根据输出信号中冒险的形式，分为静态冒险和动态冒险。为静态冒险和动态冒险。 1逻辑冒险逻辑冒险 由于逻辑电路的一个输入信号发生变化，所由于逻辑电路的一个输入信号发生变化，所产生的冒险称为逻辑冒险。产生的冒险称为逻辑冒险。D组合逻辑的竞争与冒险组合逻辑的竞争与冒险 右边电路在稳态时输出右边电路在稳态时输出1。 在电路有延迟的

27、情况下，就会输出瞬态的在电路有延迟的情况下，就会输出瞬态的0: 在仿真波形中，表现为一个窄脉冲在仿真波形中，表现为一个窄脉冲组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险 2功能冒险功能冒险 由于两个或者更多信号同时发生变化而产生的冒险，由于两个或者更多信号同时发生变化而产生的冒险，称为功能冒险。称为功能冒险。 译码器输出中就存在功能冒险，译码器输出中就存在功能冒险，DBAY0BA由由01变到变到10时时可能出现瞬间同时可能出现瞬间同时为为0，导致冒险，导致冒险仿真波形仿真波形组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险 3静态冒险静态冒险 由于信号或者电路的延迟，出现了单个的错误脉由于

28、信号或者电路的延迟，出现了单个的错误脉冲，也就是冒险，将这种冒险称为静态冒险。冲，也就是冒险，将这种冒险称为静态冒险。 无论是逻辑冒险，还是功能冒险，都可能是静态无论是逻辑冒险，还是功能冒险，都可能是静态冒险。冒险。 在输出应该保持高电平时，出现了短暂的负脉冲，在输出应该保持高电平时，出现了短暂的负脉冲，相应的冒险称为相应的冒险称为0型冒险型冒险。在输出应该保持低电。在输出应该保持低电平时，出现了短暂的正脉冲，相应的冒险称为平时，出现了短暂的正脉冲，相应的冒险称为1型冒险型冒险。D组合逻辑电路的竞争和冒险组合逻辑电路的竞争和冒险 4动态冒险动态冒险 由于多路信号具有不同的延迟，导致在输由于多路

29、信号具有不同的延迟，导致在输出连续出现出连续出现0型和型和1型冒险，称这样的冒险型冒险，称这样的冒险为动态冒险。为动态冒险。D冒险的识别和消除冒险的识别和消除 1逻辑冒险的识别逻辑冒险的识别 检查电路是否产生逻辑冒险的方法有两种：代数法和检查电路是否产生逻辑冒险的方法有两种：代数法和卡诺图法。卡诺图法。 （1）代数法）代数法如果一个组合逻辑函数式如果一个组合逻辑函数式F F，在某些输入条件下能简，在某些输入条件下能简化为以下两种形式之一，在化为以下两种形式之一，在A A产生变化时，就可能产产生变化时，就可能产生静态逻辑冒险。生静态逻辑冒险。这两种形式是：这两种形式是： DAAFAAF冒险的识别

30、和消除冒险的识别和消除 例例4.16.4.16.判断以下函数是否可能产生冒险现判断以下函数是否可能产生冒险现象象: : CABAACF为了对为了对A A的变化进行判别，令的变化进行判别，令 B = C = 1B = C = 1，得：，得： AAF所以，在所以，在A A由由1 1变变0 0时，可能产生时，可能产生“0”0”型冒型。型冒型。 不论不论A A和和B B取什么值，都不会出现：取什么值，都不会出现： CCF所以，在所以，在C C变化时，不会出现逻辑冒险。变化时，不会出现逻辑冒险。 冒险的识别和消除冒险的识别和消除 (2) 卡诺图法卡诺图法 卡诺图法是将逻辑函数用卡诺图来表示。然后卡诺图法是将逻辑函数用卡诺图来表示。然后检查各个相邻合并项之间是不是检查各个相邻合并项之间是不是“无缝无缝”连接。连接。如果不是无缝连接，当因为某个