微型计算机存储器课件

1、第1页第第7章章 微型计算存储器微型计算存储器 l7.1 概述概述l7.2 随机存取存储器随机存取存储器l7.3 只读存储器只读存储器l7.4 微机内存区域划分微机内存区域划分l7.5 存储器与存储器与CPU的连接的连接第2页7.1 概述概述l7.1.1 半导体存储器的分类半导体存储器的分类l7.1.2 半导体存储器的结构半导体存储器的结构l7.1.3 半导体存储器的主要性能指标半导体存储器的主要性能指标l7.1.4 存储器的分级结构存储器的分级结构存储器分为两大类：存储器分为两大类：内部存储器内部存储器和和外部存储器。外部存储器。本章主要介绍本章主要介绍内存内存，内存由，内存由半导体存储器半

2、导体存储器构成，因此本章构成，因此本章重点介绍半导体存储器的工作原理、特点和半导体存储器重点介绍半导体存储器的工作原理、特点和半导体存储器的扩展技术。的扩展技术。第3页7.1.1 半导体存储器的分类半导体存储器的分类l 根据根据存取方式存取方式的不同，半导体存储器可分为随机存取存的不同，半导体存储器可分为随机存取存储器储器RAM和只读存储器和只读存储器ROM两类。两类。 随机存取存储器随机存取存储器RAM：CPU可以对可以对RAM的内容随机地的内容随机地进行读写访问，进行读写访问，RAM中的信息断电后会丢失。中的信息断电后会丢失。 只读存储器只读存储器ROM：ROM的内容只能随机读出而不能写的

3、内容只能随机读出而不能写入，断电后信息不会丢失。常用来存放不需要改变的信息，入，断电后信息不会丢失。常用来存放不需要改变的信息，如基本输入输出系统等。如基本输入输出系统等。第4页7.1.1 半导体存储器的分类半导体存储器的分类l 根据根据制造工艺制造工艺的不同，随机存取存储器的不同，随机存取存储器RAMRAM主要有主要有双极双极型型和和MOSMOS型两类。型两类。 双极型双极型RAMRAM具有存取速度快、集成度较低、功耗较大、具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储成本较高等特点，适用于对速度要求较高的高速缓冲存储器。器。 MOSMOS型型RAM

4、RAM具有集成度高、功耗低、价格便宜等特点，适具有集成度高、功耗低、价格便宜等特点，适用于内存储器。用于内存储器。第5页7.1.1 半导体存储器的分类半导体存储器的分类l MOS MOS型型RAMRAM按按信息存放方式信息存放方式的不同可分为的不同可分为静态静态RAMRAM（SRAMSRAM）和和动态动态RAMRAM（DRAMDRAM）。）。SRAMSRAM的存储电路的存储电路以双稳态触发器为基础以双稳态触发器为基础，控制电路简单，控制电路简单，状态稳定，只要不掉电，信息不会丢失，但集成度较低，状态稳定，只要不掉电，信息不会丢失，但集成度较低，适用于不需要大存储容量的计算机系统。适用于不需要大

5、存储容量的计算机系统。DRAMDRAM的存储单元的存储单元以电容为基础以电容为基础，电路简单，集成度高，电路简单，集成度高，但电容中的电荷由于漏电会逐渐丢失，因此但电容中的电荷由于漏电会逐渐丢失，因此DRAMDRAM需要定时需要定时刷新，适用于大存储容量的计算机系统。刷新，适用于大存储容量的计算机系统。第6页7.1.1 半导体存储器的分类半导体存储器的分类l 目前常见的只读存储器目前常见的只读存储器ROMROM有：有： 掩膜式掩膜式ROMROM：用户不可对其编程，其内容已由厂家设定用户不可对其编程，其内容已由厂家设定好，不能更改好，不能更改。 可编程可编程ROMROM（PROMPROM）：用户

6、只能对其进行一次编程，写用户只能对其进行一次编程，写入后不能更改入后不能更改。 可擦除的可擦除的PROMPROM（EPROMEPROM）：其内容可用紫外线擦除，用其内容可用紫外线擦除，用户可对其进行多次编程户可对其进行多次编程。 电擦除的电擦除的PROMPROM（EEPROMEEPROM或或E E2 2PROMPROM）：能以字节为单位进能以字节为单位进行擦除和更改。行擦除和更改。第7页第8页7.1.2 半导体存储器的结构半导体存储器的结构l 半导体存储器芯片一般由以下部分组成：半导体存储器芯片一般由以下部分组成：地址译码电路、存地址译码电路、存储体、三态数据缓冲器、控制逻辑。储体、三态数据缓

7、冲器、控制逻辑。2nN第9页1. 存储体存储体 l 记忆单元：记忆单元：能够表示二进制能够表示二进制“0”0”和和“1”1”的状态的物的状态的物理器件构成了一个个记忆单元，每个记忆单元可以保存理器件构成了一个个记忆单元，每个记忆单元可以保存一位二进制信息。一位二进制信息。l 存储单元：存储单元：1 1个或多个记忆单元构成一个存储单元，每个或多个记忆单元构成一个存储单元，每个存储单元有一个唯一的编号，该编号就是存储单元的个存储单元有一个唯一的编号，该编号就是存储单元的地址。地址。l 存储体（存储矩阵）：存储体（存储矩阵）：许多存储单元有规则地组织起许多存储单元有规则地组织起来（一般为矩阵结构）就

8、构成了存储体。来（一般为矩阵结构）就构成了存储体。第10页2. 地址译码电路地址译码电路 l 存储体通常含有存储体通常含有2 2n n个存储单元，采用个存储单元，采用n n条地址线对其进条地址线对其进行访问。行访问。l 存储芯片中的地址译码电路对存储芯片中的地址译码电路对CPUCPU从地址总线发来的从地址总线发来的n n位位地址信息进行译码，经译码产生的选择信号可以唯一地选地址信息进行译码，经译码产生的选择信号可以唯一地选中片内某一存储单元，在读中片内某一存储单元，在读/ /写控制电路的控制下可对该写控制电路的控制下可对该单元进行读单元进行读/ /写操作。写操作。l 芯片内部的地址译码主要有两

9、种方式：单译码方式和双芯片内部的地址译码主要有两种方式：单译码方式和双译码方式。译码方式。单译码方式单译码方式适用于容量较小的存储芯片。适用于容量较小的存储芯片。双译码方式双译码方式适用于容量较大的存储芯片。适用于容量较大的存储芯片。第11页l 单译码方式单译码方式只用一个译码电路对所有地址信息进行译码，只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应的存储单元。译码输出的选择线直接选中对应的存储单元。第12页l 双译码方式双译码方式把把n根地址线分成两部分，分别进行译码，产生一组行根地址线分成两部分，分别进行译码，产生一组行选择线选择线X和一组列选择线和一组列选择线Y，每

10、一根，每一根X线选中存储矩阵中位于同一行的线选中存储矩阵中位于同一行的所有单元，每一根所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某线选中存储矩阵中位于同一列的所有单元，当某一单元的一单元的X线和线和Y线同时有效时，相应的存储单元被选中。线同时有效时，相应的存储单元被选中。第13页l 三态数据缓冲器：三态数据缓冲器：是数据输入是数据输入/ /输出的通道，数据传输输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。的方向取决于控制逻辑对三态门的控制。l 读写控制电路：读写控制电路：接收接收CPUCPU发来的相关控制信号，以控制发来的相关控制信号，以控制数据的输入数据的输入/ /

11、输出。输出。CPUCPU发往存储芯片的控制信号主要有发往存储芯片的控制信号主要有读读信号信号、写信号写信号和和片选信号片选信号等。等。 值得注意的是：不同性质的半导体存储芯片其外围电路值得注意的是：不同性质的半导体存储芯片其外围电路部分也各有不同，如在动态部分也各有不同，如在动态RAMRAM中还要有预充、刷新等方中还要有预充、刷新等方面的控制电路，而对于面的控制电路，而对于ROMROM芯片，在正常工作状态下只有芯片，在正常工作状态下只有输出控制逻辑等。输出控制逻辑等。3. 读读/写控制电路写控制电路第14页l 存储器性能指标主要有三项：存储器性能指标主要有三项：存储容量、存储容量、存取时间存取

12、时间、带宽。、带宽。 存储容量：存储容量：反映存储器可存储信息量的指标。以反映存储器可存储信息量的指标。以单元个数单元个数数据位数数据位数表示。表示。 如如: :某存储器存储容量为某存储器存储容量为64K64K8 8位，即位，即64K64K字节。字节。 设微机的地址线和数据线位数分别是设微机的地址线和数据线位数分别是p p和和q q，则该存储器，则该存储器芯片的地址单元总数为芯片的地址单元总数为2 2p p，该存储器芯片的位容量为，该存储器芯片的位容量为2 2p p q q。 例如：例如：存储器芯片存储器芯片61166116，地址线有，地址线有1111根，数据线有根，数据线有8 8根根则该芯片

13、的位容量是位容量则该芯片的位容量是位容量 = 2= 21111 8 = 2KB8 = 2KB。 存储容量常用单位存储容量常用单位: : B B、KBKB、MBMB、GBGB、TBTB 1KB=1024B 1MB=1024K 1GB=1024MB 1TB=1024GB 1KB=1024B 1MB=1024K 1GB=1024MB 1TB=1024GB7.1.3 半导体存储器的主要性能指标半导体存储器的主要性能指标第15页 存取时间：存取时间：表示启动一次存储操作到完成该操作所经历表示启动一次存储操作到完成该操作所经历时间，一般为几时间，一般为几nsns到几百到几百nsns。 存取时间越短，则存取

14、速度越快。存取时间越短，则存取速度越快。 存储器的存取时间主要与其制造工艺有关，双极型半导存储器的存取时间主要与其制造工艺有关，双极型半导体存储器的存取速度高于体存储器的存取速度高于MOSMOS型的存取速度。型的存取速度。 带宽：带宽：每秒传输数据的总量每秒传输数据的总量, ,通常以通常以B/SB/S表示。表示。 带宽带宽 = = 存储器总线频率存储器总线频率 数据宽度数据宽度 / 8/ 8 例如：例如：一存储器的总线频率为一存储器的总线频率为100MHZ100MHZ，存储宽度为，存储宽度为6464位，位，则：则： 带宽带宽 = 100 = 100 64 / 8 = 800MB/S 64 /

15、8 = 800MB/S7.1.3 半导体存储器的主要性能指标半导体存储器的主要性能指标第16页 为了同时满足速度快、容量大、价格低等要求，计算机为了同时满足速度快、容量大、价格低等要求，计算机系统采用分级结构。系统采用分级结构。7.1.4 存储器的分级结构存储器的分级结构第17页7.2 随机存取存储器随机存取存储器l7.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）l7.2.2 动态随机存取存储器（动态随机存取存储器（DRAM）l7.2.3 集成随机存取存储器（集成随机存取存储器（IRAM）l7.2.4 视频随机存取存储器（视频随机存取存储器（VRAM）l7.2.5 高速高速RAM

16、第18页l 基本存储单元基本存储单元7.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）第19页l 双译码方式双译码方式把把n根地址线分成两部分，分别进行译码，产生一组行根地址线分成两部分，分别进行译码，产生一组行选择线选择线X和一组列选择线和一组列选择线Y，每一根，每一根X线选中存储矩阵中位于同一行的线选中存储矩阵中位于同一行的所有单元，每一根所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某线选中存储矩阵中位于同一列的所有单元，当某一单元的一单元的X线和线和Y线同时有效时，相应的存储单元被选中。线同时有效时，相应的存储单元被选中。第20页l 典型静态典型静态RAMRAM

17、存储器芯片存储器芯片61166116 7.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）外部引脚外部引脚 A A1010-A-A0 0：地址线地址线引脚引脚。 R/W#R/W#：读读/ /写控制信号输写控制信号输入引脚。入引脚。 OE#OE#：输出控制信号输入输出控制信号输入引脚。引脚。 D D7 7-D-D0 0 ：数据输入输数据输入输出信号引脚。出信号引脚。 CS#CS#：片选片选输出控制信号输出控制信号输入引脚。输入引脚。 VCCVCC：电源。电源。 GNDGND：地。地。第21页l Intel 6116 Intel 6116工作方式与控制信号之间的关系。工作方式与控制信号之

18、间的关系。7.2.1 静态随机存取存储器（静态随机存取存储器（SRAM）A A1010A A0 0D D7 7D D0 0工作状态工作状态1 1高阻态高阻态低功耗维持低功耗维持0 00 01 1稳定稳定输出输出读读0 00 0稳定稳定输入输入写写CSWEOEl 常用的静态存储器常用的静态存储器SRAMSRAM有：有： 61166116（2K2K8 8）、）、62646264（8K8K8 8）、）、6225662256（32K32K8 8） 6251262512（64K64K8 8）等。）等。第22页l DRAMDRAM基本存储电路基本存储电路。7.2.2 动态随机存取存储器动态随机存取存储器D

19、RAM第23页l DRAMDRAM的刷新的刷新。 动态动态RAMRAM是利用电容是利用电容C C上充积的电荷来存储信息的。当电上充积的电荷来存储信息的。当电容容C C有电荷时，为逻辑有电荷时，为逻辑“1”1”，没有电荷时，为逻辑，没有电荷时，为逻辑“0”0”。但由于任何电容都存在漏电，因此当电容但由于任何电容都存在漏电，因此当电容C C存有电荷时，过存有电荷时，过一段时间由于电容的放电过程导致电荷流失，信息也就丢失，一段时间由于电容的放电过程导致电荷流失，信息也就丢失，因此需要周期性地对电容进行充电，以补充泄漏的电荷，通因此需要周期性地对电容进行充电，以补充泄漏的电荷，通常把这种补充电荷的过程

20、叫刷新或再生。常把这种补充电荷的过程叫刷新或再生。 刷新时间间隔一般要求在刷新时间间隔一般要求在1 1100 ms100 ms。工作温度为。工作温度为7070时，典型的刷新时间间隔为时，典型的刷新时间间隔为2 ms2 ms，也就是，也就是2 ms2 ms内必须对存储内必须对存储的信息刷新一遍。的信息刷新一遍。7.2.2 动态随机存取存储器动态随机存取存储器DRAM第24页l 集成随机存取存储器（集成随机存取存储器（IRAMIRAM）l 视频随机存取存储器（视频随机存取存储器（VRAMVRAM）l EDO DRAMEDO DRAMl SDRAM SDRAMl RDRAM RDRAMl DDR D

21、RAM DDR DRAMl DDR2 DRAM DDR2 DRAMl DDR3 DRAM DDR3 DRAM7.2.2 动态随机存取存储器动态随机存取存储器DRAM第25页 ROM (Read Only Memory) ROM (Read Only Memory) 工作特点：工作特点：在微机系统的在在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作；线运行过程中，只能对其进行读操作，而不能进行写操作；电源关断，信息不会丢失，属于非易失性存储器件；常用来电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。存放不需要改变的信息。l掩模式掩模式ROMMROMROM

22、MROM（Mask ROMMask ROM）l可编程可编程ROMROMPROMPROM（Programmable ROMProgrammable ROM）l可擦除可编程可擦除可编程ROMEPROMROMEPROM（Erasable Programmable ROMErasable Programmable ROM）l电可擦除可编程电可擦除可编程ROMEEPROMROMEEPROM（Electrically Erasable Electrically Erasable Programmable ROMProgrammable ROM）l快擦型存储器快擦型存储器(F1ash Memory) (F1

23、ash Memory) 7.3 只读存储器只读存储器ROM第26页7.3.1 掩膜型只读存储器（掩膜型只读存储器（MROM）第27页7.3.2 可编程的只读存储器（可编程的只读存储器（PROM）第28页7.3.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROM）第29页7.3.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROM）第30页l 微型计算机内存从微型计算机内存从0 0开始编址，末地址与处理器寻址能力开始编址，末地址与处理器寻址能力有关。微型计算机内存的整个物理地址空间划分若干区域：有关。微型计算机内存的整个物理地址空间划分若干区域：常规内存常规内存、保

24、留内存保留内存和和扩展内存扩展内存等。等。7.4 微机内存区域划分微机内存区域划分第31页l 7.5.1 7.5.1 存储器与存储器与CPUCPU连接时应注意的问题连接时应注意的问题l 7.5.2 7.5.2 存储器地址译码方法存储器地址译码方法l 7.5.3 7.5.3 存储芯片的扩展存储芯片的扩展7.5 存储器与存储器与CPU的连接的连接第32页l1. 1. 存储器与存储器与CPUCPU之间的时序配合之间的时序配合 CPUCPU对存储器进行读操作时，对存储器进行读操作时，CPUCPU发出地址和读命令后，发出地址和读命令后，存储器必须在规定时间内给出有效数据。而当存储器必须在规定时间内给出有

25、效数据。而当CPUCPU对存储器对存储器进行写操作时，存储器必须在写脉冲规定的时间内将数据写进行写操作时，存储器必须在写脉冲规定的时间内将数据写入指定存储单元。入指定存储单元。l2. CPU2. CPU总线负载能力总线负载能力 地址线、控制线是单向的，故采用单向驱动器。地址线、控制线是单向的，故采用单向驱动器。 数据线是双向传送的，故采用双向驱动器。数据线是双向传送的，故采用双向驱动器。7.5.1 存储器与存储器与CPU连接时应注意的问题连接时应注意的问题第33页l 3. 3. 存储器芯片的选用存储器芯片的选用 根据存储器的存放对象、总体性能、芯片的类型和特征根据存储器的存放对象、总体性能、芯

26、片的类型和特征等方面综合考虑。等方面综合考虑。 对芯片类型的选用对芯片类型的选用 对芯片型号的选用对芯片型号的选用l 4. 4. 存储器与控制总线的连接存储器与控制总线的连接 CPUCPU的存储器读写信号同存储器芯片的控制信号线的存储器读写信号同存储器芯片的控制信号线（片（片选、读、写）选、读、写） 连接。连接。7.5.1 存储器与存储器与CPU连接时应注意的问题连接时应注意的问题第34页l 5. 5. 存储器与数据总线的连接存储器与数据总线的连接 数据线是数据线是CPUCPU与存储器交换信息的通路，连接要考虑驱与存储器交换信息的通路，连接要考虑驱动问题及字长。动问题及字长。l 6. 6. 存

27、储器与地址总线的连接存储器与地址总线的连接 低位地址线直接与存贮芯片的地址引脚低位地址线直接与存贮芯片的地址引脚对应对应相连相连；高位高位地址线，地址线，利用片外地址利用片外地址译码器译码器产生产生“片选片选”信号信号。 7.5.1 存储器与存储器与CPU连接时应注意的问题连接时应注意的问题第35页l 通常微机的存储器是由多个存储器芯片构成，因此芯片外通常微机的存储器是由多个存储器芯片构成，因此芯片外部需要对高位地址进行译码以产生正确的片选信号。部需要对高位地址进行译码以产生正确的片选信号。l常用的片选产生的方法有：常用的片选产生的方法有：线选法线选法部分译码法部分译码法全译码法全译码法7.5

28、.2 存储器地址译码方法存储器地址译码方法第36页（1）8KBCS（2）8KBCS（3）8KBCS（4）8KBCS1111A13A14A16A15A0A12线选结构示意图线选结构示意图线选法线选法 当存储器容量不大，所使用的存储芯片数量不多，而当存储器容量不大，所使用的存储芯片数量不多，而CPUCPU寻寻址空间远远大于存储器容量时，可用高位地址线直接作为存储址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，芯片的片选信号，每一根地址线选通一块芯片，这种方法称为每一根地址线选通一块芯片，这种方法称为线选法。线选法。第37页4 4个片选信号必须使用个片选信号必须使用4 4根地址

29、线，电路结构简单，缺点是：根地址线，电路结构简单，缺点是：l 系统必须保证系统必须保证A A1616A A1313不能同时为有效低电平；不能同时为有效低电平；l 同部分译码法一样，因为最高段地址信号（同部分译码法一样，因为最高段地址信号（ A A1919 A A15 15 ） 不参与译码，也存在地址重叠问题；不参与译码，也存在地址重叠问题；A13 A16A14 A15思考：试写出各芯片占用的地址空间。思考：试写出各芯片占用的地址空间。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07第38页部分译码法部分译码法 用高位地址中的一部分地址进行译码产生片选

30、信号。用高位地址中的一部分地址进行译码产生片选信号。 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4译码器A0A12A13A14Y0Y1Y3第39页芯片芯片A19 A15 A14A13A12 A0地址空间（顺序方式地址空间（顺序方式）001 1111 1111 11110 0000 0000 0000011011 系统最高段地址信号（系统最高段地址信号（ A19A15 ）不参与片选译码，即这）不参与片选译码，即这几位地址信号可以为任何值。几位地址信号可以为任何值。共占用共占用25组地组地址址000001100011111110001100011000001FFFH 000000H

31、0C1FFFH0C0000H0F9FFFH 0F8000H造成造成地址地址空间空间的重的重叠叠0C3FFFH0C2000H0C5FFFH0C4000H0C7FFFH0C6000H第40页全译码法全译码法 用全部的高位地址进行译码产生片选信号。用全部的高位地址进行译码产生片选信号。 8KB(2)CS 8KB(1)CS 8KB(8)CS译码器A0A12A13A19Y0Y1Y7第41页地址译码实现方法地址译码实现方法1.门电路译码门电路译码用用TTL或或CMOS数字电路实现译码。数字电路实现译码。2.专用译码器译码专用译码器译码用专用译码器如用专用译码器如2-4/3-8译码器译码。译码器译码。3.用

32、可编程器件用可编程器件PLD译码。译码。利用利用PLD编程译码。编程译码。第42页第43页例例1 1 用门电路实现的全译码电路用门电路实现的全译码电路D0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07 用门电路完成片选译码，用门电路完成片选译码，电路结构看起来比较复杂。电路结构看起来比较复杂。A19 A18 A17A16 A13 A14 A15 M/IOR/W第44页例例2 2 用译码器实现的全译码电路用译码器实现的全译码电路 用译码器代替门电路完用译码器代替门电路完成片选译码，电路工作稳定，成片选译码，电路工作稳定，结构简练。结构简练。24译码器ENR/W

33、D0 D7A0 A12A19 A18 A17A16 A13 A14 A15 M/IO8K*8D078K*8D078K*8D07CS1 8K*8D07第45页常用的常用的集成译码器：集成译码器：常用的常用的2:42:4译码器：译码器：74LS13974LS139常用的常用的3:83:8译码器：译码器：74LS13874LS138常用的常用的4:164:16译码器：译码器：74LS15474LS154第46页74LS138功能表片选输入片选输入编码输入编码输入输出输出G1 G2A* G2B*C B AY7* Y0*1 0 00 0 0（仅（仅Y0*有效）有效）0 0 1（仅（仅Y1*有效）有效）0

34、 1 0（仅（仅Y2*有效）有效）0 1 1（仅（仅Y3*有效）有效）1 0 0（仅（仅Y4*有效）有效）1 0 1（仅（仅Y5*有效）有效）1 1 0（仅（仅Y6*有效）有效）1 1 1（仅（仅Y7*有效）有效）非上述情况非上述情况 （全无效）（全无效）第47页 下图为全译码的下图为全译码的2个例子。前一例采用个例子。前一例采用门电路译码门电路译码，后，后例采用例采用38译码器译码译码器译码。单片。单片2764（8K8位，位，EPROM）在）在高位地址高位地址A19A13=0000110时被选中，其地址范围为时被选中，其地址范围为0C000H0DFFFH。 第48页7.5.3 存储芯片的扩展

35、存储芯片的扩展 用多片存储芯片构成一个需要的内存空间，它们在整用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，任一时刻仅有一片（或一个内存中占据不同的地址范围，任一时刻仅有一片（或一组）被选中组）被选中存储器的扩展。存储器的扩展。位扩展位扩展字扩展字扩展字位扩展字位扩展当构成内存的存储器芯片的当构成内存的存储器芯片的字长小于内存单元的字长时字长小于内存单元的字长时芯片每个单元中的字长芯片每个单元中的字长满足，但单元数不满足满足，但单元数不满足芯片每个单元中的字长不满足，芯片每个单元中的字长不满足，单元数也不满足单元数也不满足第49页64K*1I/O64K*1I/O64

36、K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64KB存储器存储器 当存储器芯片的数据位数不满足系统存储器要求时要进行位当存储器芯片的数据位数不满足系统存储器要求时要进行位扩展。位扩展即用多个存储器芯片组成一个整体扩展。位扩展即用多个存储器芯片组成一个整体, ,使使数据位数增数据位数增加而单元个数不变。加而单元个数不变。 A0 A15R/WCS等效为等效为64K*8A0 A15D0 D7R/WCS一、位扩展一、位扩展第50页位扩展连接方法位扩展连接方法l首先确定存储器芯片的个数。首先确定存储器芯

37、片的个数。l地址线全部并联。地址线全部并联。l片选信号线并联。片选信号线并联。l读读/写控制信号并联。写控制信号并联。l芯片上的数据线分别依次为扩展为相应的数据线。芯片上的数据线分别依次为扩展为相应的数据线。第51页 二、字扩展二、字扩展用用8K8K8bit8bit的芯片扩展实现的芯片扩展实现64KB64KB存储器存储器D0 D764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D0764K*1D07CS1 CS1 8K*8D07CS 3-8译译码码器器Y0Y1Y7A13 A14 A15 所谓字扩展就是存储单元数的扩展所谓字扩展就是存储单元数的扩展, ,

38、由于由于存储单元的个数取存储单元的个数取决于地址线决于地址线, ,而与数据线无关而与数据线无关, ,因此因此, ,字扩展实际上就是字扩展实际上就是地址线地址线的的扩展扩展, ,即即增加地址线的条数增加地址线的条数. .A0 A12R/W64K*8A0 A15D0 D7R/WCS等效为等效为第52页字扩展连接方法字扩展连接方法l首先确定存储器芯片的个数。首先确定存储器芯片的个数。l数据线全部并联。数据线全部并联。l读读/写控制线并联。写控制线并联。l低位地址线低位地址线由芯片本身的地址线并联产生；译码器的输入由芯片本身的地址线并联产生；译码器的输入端为端为高位地址线高位地址线；译码器输出端分别连

39、接到相应芯片的片选；译码器输出端分别连接到相应芯片的片选信号；扩展后的信号；扩展后的片选信号片选信号由译码器使能输入端确定。由译码器使能输入端确定。第53页三、字位全扩展三、字位全扩展用用16K4bit的芯片扩展实现的芯片扩展实现64KB存储器存储器16K*416K*4D0 D3D4 D716K*416K*416K*416K*416K*416K*4 首先对首先对芯片芯片分组进分组进行位扩展行位扩展，以实现按字以实现按字节编址；节编址； 其次设其次设计每个芯片计每个芯片组的组的片选进片选进行字扩展行字扩展，以满足容量以满足容量要求；要求；64K*8A0 A15D0 D7R/WCS等效为等效为A0

40、 A13R/W24译码器译码器A15A14CS第54页字位全扩展连接方法字位全扩展连接方法l首先计算出组成存储器模块所需芯片数首先计算出组成存储器模块所需芯片数l分组进行位扩展。分组进行位扩展。l在位扩展基础上进行字扩展。在位扩展基础上进行字扩展。第55页*8086的的16位存储器接口位存储器接口第56页16位存储器接口结构位存储器接口结构F F F F E HF F F F C H(偶体)0 0 0 0 2 H0 0 0 0 0 HF F F F F HF F F F D H(奇体)0 0 0 0 3 H0 0 0 0 1 H地 址锁存器数 据总 线收发器8086A0A19_BHED0D15

41、A0A1A19_BHE数据总线(16位)D0D7D8D15地址总线第57页1）独立的存储体译码器）独立的存储体译码器D15-D8D7-D0高位存储体(奇数地址)低位存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注注意意这这些些信信号号线线的的连连接接方方法法第58页2）独立的存储体写选通）独立的存储体写选通D15-D8D7-D0高位存储体(奇数地址)低位

42、存储体(偶数地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB8片64KB8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#11每个存储体用不同的读控制信号每个存储体用不同的读控制信号第59页选体信号选体信号A A0 0和和BHEBHE的联合控制操作的联合控制操作A A0 0BHEBHE操作操作( (读读/ /写写) )0 00 0同时访问两个存储体，读同时访问两个存储体，读/ /写写1616位数据位数据0 01 1只访问偶体，读只访问偶体，读/ /写低写低8 8位数据位数据1 10

43、0只访问奇体，读只访问奇体，读/ /写高写高8 8位数据位数据1 11 1无操作无操作第60页【例例7.1】已知一个已知一个RAM芯片外部引脚信号中有芯片外部引脚信号中有8条数据线条数据线和和12条地址线，则其容量有多大？若条地址线，则其容量有多大？若RAM的起始地址为的起始地址为3000H，则它对应的末地址为多少？，则它对应的末地址为多少？解：解： 容量：容量：212 8bit = 4KB。 末地址：末地址：3000H + 4K 1 = 3FFFH。【例例7.2】用用2K8位的位的SRAM芯片组成芯片组成8K8位的存储器模位的存储器模块，求所需芯片数。用什么方法扩展？画出连线图，并写出块，求

44、所需芯片数。用什么方法扩展？画出连线图，并写出每一个芯片的地址范围。每一个芯片的地址范围。解：解：1、（、（8K8）/（2K8） = 4片。片。2、采用字扩展。、采用字扩展。第61页3、地址空间分配：、地址空间分配：芯片芯片地址空间地址空间十六进制地址十六进制地址码码A19A11A10A0SRAM1001111111111104000H047FFHSRAM2011111111111104800H04FFFHSRAM3101111111111105000H057FFHSRAM4111111111111105800H05FFFH第62页4、采用全译码的连线图：、采用全译码的连线图：第63页【例例7

45、.3】某微机系统地址总线为某微机系统地址总线为16位，实际存储器容量为位，实际存储器容量为16KB，ROM区和区和RAM区各占区各占8KB。其中，。其中，ROM区采用容区采用容量为量为2KB的的EPROM芯片；芯片；RAM区采用容量为区采用容量为1KB的静态的静态RAM芯片。试设计该存储器的地址译码电路。芯片。试设计该存储器的地址译码电路。解：解： 地址空间分配：地址空间分配：微机系统寻址空间为微机系统寻址空间为64KB，实际存储，实际存储空间为空间为16KB。16KB安排在从安排在从0000H开始的连续存储空间，开始的连续存储空间，即：即：0000H3FFFH。其中。其中0000H1FFFH

46、为为EPROM区，区，2000H3FFFH为为RAM区。区。第64页第65页第66页课堂练习课堂练习 RAMCSWEA14A12A11D7D0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10A0OEA19A13M/IOA18A16A15A17A10A0OECEA11A10A0Y5Y6EPROMD7D0第67页课堂练习课堂练习2、利用利用EPROM 2732(4K8位位)、SRAM6116(2K8位位)及译及译码器码器74LS138,设计一个存储容量为设计一个存储容量为16KB ROM和和8KB RAM的的存储子系统。存储子系统。 要求要求ROM的地址范围为的

47、地址范围为F8000HFBFFFH，RAM的地址的地址范围为范围为FC000HFDFFFH。 系统地址总线系统地址总线20位位(A0A19)，数据总线，数据总线8位位(D0D7)，控制信号为控制信号为RD#、WR#、M#/IO(低为访问存储器，高为访问低为访问存储器，高为访问I/O接口接口)。第68页 课堂练习课堂练习1 1解：解： A19 A18 A17 A16 A15 A14 A13 A12 A11 A10A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0A0RAMRAM地址范围：地址范围： 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 0 0 1 0 0 0 (F9000H)0 (F900