历年数字电子技术试卷分析

1、历年数字试题分析历年数字试题分析电气学院电气学院00级数字试卷级数字试卷2003.1.13信息学院信息学院00级数字试卷级数字试卷2002.7.104年春季学期年春季学期(选择题选择题)05年秋电院各专业年秋电院各专业08年春信院各专业年春信院各专业电气学院电气学院00级数字试卷级数字试卷2003.1.13 、求下列逻辑函数的最简与或式、求下列逻辑函数的最简与或式( (方法不限方法不限) ) （2020分）分）0),(,),()()(98743104321acabmmmmmmmdcbayaddccbbadcbaybabacabayceadbbcbadcacy约束条件：二、请回答下列问题二、请回

2、答下列问题 （15分）分）1. 何谓何谓rom和和ram? 二者主要区别是什么？二者主要区别是什么？2. 如果时钟频率为如果时钟频率为1mhz，8位逐次渐近型位逐次渐近型a/d转换器和转换器和8位双积分型位双积分型a/d转换器，哪一个转换速度快转换器，哪一个转换速度快?并定量说明为什么并定量说明为什么?3. 若将若将15.36khz的脉冲转换成的脉冲转换成60hz的脉冲，计算出最少需要多少个触的脉冲，计算出最少需要多少个触发器才能构成此分频器发器才能构成此分频器?4. 555定时器可以用来构成多谐振荡器，欲改变其振荡频率，可以调定时器可以用来构成多谐振荡器，欲改变其振荡频率，可以调整那些参数整

3、那些参数? 5. 某某ram有有6条地址线和条地址线和8条数据线条数据线(即即i/o线线),计算其存储容量为多少计算其存储容量为多少?若用此若用此ram扩展存储容量为扩展存储容量为1k 8位的位的ram,计算最少需要多少片计算最少需要多少片?三、三、1 1写出图示电路中写出图示电路中y y的逻辑式；的逻辑式； （1212分）分） 2 2填写填写功能表功能表；3 3请用一个请用一个2-42-4线译码器和线译码器和4 4个三态与非门实现功能表中的功能。个三态与非门实现功能表中的功能。（提示：译码器译码规则可自行确定，反变量可直接作为输入变量）（提示：译码器译码规则可自行确定，反变量可直接作为输入变

4、量） & & &r rvccvccy ys s0 0s s1 1a ab ba as s1 1s s0 0y y0 00 01 10 01 10 01 11 1功能表功能表s1s02-4线2-4线译码器译码器y0y1y2y3s1s0y0y1y2y3请为此译码器设计译码规则表：& &en& &en& &en& &enenenenen四、用双四选一数据选择器四、用双四选一数据选择器74ls15374ls153设计设计一位全加器一位全加器，按图示端，按图示端子接线（子接线（a a1 1a a0 0端），写出设计步骤，画出电路图（可附加必要端），写出设计步骤，画出电路图（可附加必要门电路）。门电路）。

5、74ls15374ls153逻辑框图和参考功能表如下所示。（逻辑框图和参考功能表如下所示。（1010分）分）接被加数接加数a1a074ls1531sd10d11d12d132sd21d22d20d23y1y2a1a0s00101011参考功能表00010d0d1d2d3y0五、请画出下述各触发器五、请画出下述各触发器q端的输出波形，设各触发器的起始状态均端的输出波形，设各触发器的起始状态均为为“0”状态。状态。 （10分）分）1d1dcpcp1qc1c1a acpcp1k1k2q1j1jb bc1c12q1q&b ba acpcpa ab b1q2q六、六、1说出图示电路中说出图示电路中i、i

6、i部分的名称和功能；部分的名称和功能； 2当当vref= - 8v时，简单时，简单计算并画出计算并画出vo时序波形时序波形 (注：设十进制加法注：设十进制加法计数器计数器74160初始状态初始状态q3q2q2q0=0011)。 （13分）分）cpcp123456789100v vo o计算步骤：计算步骤：七、用边沿七、用边沿jkff设计同步时序电路，能实现下面时序图所描述逻设计同步时序电路，能实现下面时序图所描述逻辑功能辑功能(13分分)cpcp1234q q0 0q q1 1y y八、八、1指出此电路的名称；指出此电路的名称；2按已知条件定性画出按已知条件定性画出vo波形（已知：波形（已知：

7、vcc=6v）。）。 （7分）分）返回返回信息学院信息学院00级数字试卷级数字试卷2002.7.1、求下列逻辑函数的最简与或式。（、求下列逻辑函数的最简与或式。（2020分）分）04321bcdacdabdabccbbadcbbayfeabedcbedcbedbfebadcaacyceadbbcbadcacydecacbcbbabay约束条件：（图形法）公式法）（公式法）（公式法）二、请回答下列问题二、请回答下列问题 （1515分）分）1. 直接直接a/d转换器中的并联比较型和反馈比较型哪一个转换速度快转换器中的并联比较型和反馈比较型哪一个转换速度快?2. 权电阻网络权电阻网络d/a转换器与倒

8、转换器与倒t型电阻网络型电阻网络d/a转换器各有何特点转换器各有何特点?3. 组合逻辑电路和时序逻辑电路各有何特点组合逻辑电路和时序逻辑电路各有何特点?4.判断下列逻辑电路，正确的画对号（判断下列逻辑电路，正确的画对号（），错误的画叉号（），错误的画叉号（ x ） 三、试用三、试用三输入端三输入端与非门和反向器设计一个与非门和反向器设计一个1位全加器（位全加器（20分）分）四、用四、用jk触发器和门电路设计一个带进位的五进制加法计数器触发器和门电路设计一个带进位的五进制加法计数器(15分分)五、试用集成同步十进制计数器五、试用集成同步十进制计数器74160和数据选择器设计一个逻辑和数据选择器设

9、计一个逻辑电路，要求每输入七个电路，要求每输入七个时钟脉冲时钟脉冲(cp)为一个循环，并且在第为一个循环，并且在第2和第和第6个脉冲到来时，输出端个脉冲到来时，输出端z有有时钟脉冲时钟脉冲(cp)信号输出，其它时间输信号输出，其它时间输出信号为零。出信号为零。(注注:可附加必要的门电路可附加必要的门电路) ( 10分）分）六、给定六、给定555定时器电路。定时器电路。 （10分）分）1.如果输入是一个三角波，输出的是一个方波。如果输入是一个三角波，输出的是一个方波。连接相应电路连接相应电路;画出输出波形。（画出输出波形。（5分）分）2. 如果在如果在“5”号端分别加高低两个电平值，输出端加发音

10、设备号端分别加高低两个电平值，输出端加发音设备后，能连续发出高低音频率。后，能连续发出高低音频率。连接相应电路连接相应电路 七、逻辑图给出如下，图中所用元件为七、逻辑图给出如下，图中所用元件为74ls04和和74ls20（g4,g5为一片）。为一片）。 （10分）分）1. 请分析该电路的逻辑功能请分析该电路的逻辑功能? 2. 若若a、b、c输入端由于误操作全被对地短路输入端由于误操作全被对地短路,输出输出z应是什么值应是什么值?3. 若若a、b、c端全未被接入（悬空），输出端全未被接入（悬空），输出z应是什么值应是什么值?4. 若若g4门的输出端被接地，则可能会出现什么情况门的输出端被接地，则

11、可能会出现什么情况?返回返回04年春季学期年春季学期1下列叙述正确的是（下列叙述正确的是（ ）5分分a、通常把存储容量和存取速度作衡量、通常把存储容量和存取速度作衡量adc和和dac性能的重要指标性能的重要指标b、转换精度和转换速度是、转换精度和转换速度是ram和和rom性能优劣的主要指标。性能优劣的主要指标。c、并联比较型、并联比较型adc的转换速度要高于逐次渐近型的转换速度要高于逐次渐近型adc的速度。的速度。2下列叙述正确的是（下列叙述正确的是（ ）5分分a数值比较器的输出不仅取决于当时的输入信号，而且还取决于电数值比较器的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。路原来

12、的状态。b、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状态、移位寄存器的输出仅仅取决于该时刻的输入，与电路原来的状态无关。无关。c、卡诺图是逻辑函数唯一的表示方法。、卡诺图是逻辑函数唯一的表示方法。d、rom是组合电路。是组合电路。)()(5 . 5)(5 . 45 . 3bacaydcabayccabaybcaabyacaabyceeaedebbcydeccdbcbaycedbecaybedcaedbdcbayaedcaedbdecadcbaydcbayddcaycdcbaybdcayadcbccabay、分）逻辑关系相同的是（与、分）逻辑关系相同的是（与、分）逻辑关系相同的是（与

13、cddbacyddbaabccbyccddbybabcaccdyadmdcbay、分）逻辑关系相同的是（）（与5)15,10, 5 , 0()14,11, 8 , 7 , 3 , 2(, . 67. 下列哪个电路输出（下列哪个电路输出（ttl门电路）是正确的（门电路）是正确的（ ）5分分5050& &10k10kv vililv volol10k10k11v vililv volol& &env vihihv volol51k51k11(b)(b)(a)(a)(c)(c)(d)(d)v vcccc悬空悬空v vililv vihihv vohoh& &18下列哪个电路输出（下列哪个电路输出（c

14、mos门电路）是正确的（门电路）是正确的（ ）5分分5050& &10k10kv vililv volol10k10k11v vililv volol& &env vihihv volol51k51k11(b)(b)(a)(a)(c)(c)(d)(d)v vcccc悬空悬空v vililv vihihv vohoh& &19 9用与非门设计一个全减器，其步骤是（用与非门设计一个全减器，其步骤是（ ）5 5分分a a、（、（1 1）写函数式（）写函数式（2 2）卡诺图化简（）卡诺图化简（3 3）画逻辑图）画逻辑图b b、（、（1 1）画状态图（）画状态图（2 2）次态卡诺图（）次态卡诺图（3 3

15、）状态方程（）状态方程（4 4）驱动方程）驱动方程（5 5）画逻辑图）画逻辑图c c、（、（1 1）真值表）真值表 （2 2）写函数式）写函数式 （3 3）画逻辑图）画逻辑图d d、（、（1 1）画波形）画波形 （2 2）写函数式）写函数式 （3 3）校验自启动（）校验自启动（4 4）画逻辑图）画逻辑图 1010设计一个全减器，设设计一个全减器，设a ai i为被减数，为被减数，b bi i为减数，为减数，c ci-1i-1为低位借位，为低位借位，d di i为差输出，为差输出，c ci i为借位输出，其逻辑函数式为（为借位输出，其逻辑函数式为（ ）7 7分分11111111111111111

16、11,iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiadab bcacabcca cabcbdab bccacbccdabcabcabcabcca cbca bddab ca bcabcabccacbc、1iiab1111若触发器在若触发器在cpcp作用下其输出波形如下图所示（初始状态为零状作用下其输出波形如下图所示（初始状态为零状态），问下面四组电路哪一组电路的输出都和此波形一致（态），问下面四组电路哪一组电路的输出都和此波形一致（ ）8 8分分cpcpq q1d1dcpcpc1c111cpcp1k1k1j1j

17、c1c1111n1ncpcpc1c1cpcp1k1k1j1jc1c1cpcp1k1k1j1jc1c111cpcp1k1k1j1jc1c1111d1dcpcpc1c11d1dcpcpc1c1(a)(a)(b)(b)(c)(c)(d)(d)1112试用试用jk触发器和门电路设计一个同步六进制加法计数器，其状触发器和门电路设计一个同步六进制加法计数器，其状态方程中态方程中q2n+1的表达式是（的表达式是（ ）5分分212012210210122021012202112qqqqqdqqqqqqqcqqqqqqbqqqqqannnn、13. 同同12题，得到的驱动方程中的题，得到的驱动方程中的j0和和k

18、0是（是（ ）5分分1100100100000000kjdkjckjbkja、14同同12题，进位输出方程是（题，进位输出方程是（ ）5分分a、cq2q1 b、cq1q0 c、cq2q0 d、cq2q1q01674160是十进制加法计数器是十进制加法计数器,下图电路是几进制计数器（下图电路是几进制计数器（ ）5分分a、六进制、六进制 b、七进制、七进制 c、八进制、八进制 d、九进制、九进制1574160是十进制加法计数器是十进制加法计数器,下图电路是几进制计数器（下图电路是几进制计数器（ ）5分分a、五进制、五进制 b、六进制、六进制 c、七进制、七进制 d、八进制、八进制 1 118.如如

19、17题电路图所示题电路图所示,vcc5v,vi4v,输出输出vo波形的频率为（波形的频率为（ ）5分分2ln3ln)(13ln)2(13ln2ln)2(12ln)2(12212122121crcrrfdcrrfccrcrrfbcrrfa、17判断下列各部分电路各实现了什么功能（判断下列各部分电路各实现了什么功能（ ）5分分a、l1单稳态触发器单稳态触发器 l2施密特触发器施密特触发器 l3多谐振荡器多谐振荡器 b、l1多谐振荡器多谐振荡器 l2单稳态触发器单稳态触发器 l3施密特触发器施密特触发器c、l1施密特触发器施密特触发器 l2单稳态触发器单稳态触发器 l3多谐振荡器多谐振荡器d、l1多

20、谐振荡器多谐振荡器 l2施密特触发器施密特触发器 l3单稳态触发器单稳态触发器555定时器内部结构图定时器内部结构图v vi iv vo ol l1 1l l2 2l l3 319电路图如下所示，设初始状态为电路图如下所示，设初始状态为“000”状态，在状态，在cp的用下，电路的用下，电路输出输出vo波形为波形为? 5分分voc cp p1234a ab bc cd d000-001-011-111-110-100-000000-001-011-111-110-100-000返回返回05年秋电院各专业年秋电院各专业,有多选题有多选题abac( )( )()()( )()a abacb acab

21、c abacd abacbcdacabcacdcd( )1( )( )( )ab acdc acdd acdabcabadcbd( )( )( )( )a abcdabb bcdc bcdd bcd( , ,)(0,1,2,3,4,6,8,9,10,11,14)my a b c d ( )( )( )()a bcdadb bdabcc abcdadabd bdabcd( , ,)(3,5,6,7,10)(0,1,2,4,8)mdy a b c d ( )( )( )()a abdb acdabdabcabcdc abdd abad1 1与与 逻辑关系相同的是逻辑关系相同的是（ ）4 4分分2

22、2函数函数的最简与或式为（的最简与或式为（ ）4 4分分3 3函数函数的最简与或式为（的最简与或式为（ ）4 4分分4 4函数函数的最简与或式为（的最简与或式为（ ）4 4分分5 5函数函数的最简与或式为（的最简与或式为（ ）4 4分分6下列说法正确的是（下列说法正确的是（ ）4分分(a)时序逻辑的输出不仅和该时刻的输入有关时序逻辑的输出不仅和该时刻的输入有关,还和电路原来的状态有关还和电路原来的状态有关(b)数值比较器的输出不仅和该时刻的输入有关数值比较器的输出不仅和该时刻的输入有关,还和电路原来的状态有还和电路原来的状态有关关(c)集电极开路门的输出端需要外接电阻和电源，才可以正常工作集电

23、极开路门的输出端需要外接电阻和电源，才可以正常工作(d)使能端为低电平有效的三态门，当使能端输入高电平时，输出为高使能端为低电平有效的三态门，当使能端输入高电平时，输出为高阻状态阻状态7下列下列ttl门电路输出为低电平的是（门电路输出为低电平的是（ ）4分分en(a)(b)(c)(d)& &5151yv vihih& &v vililv vcccc1 110k10k1v vilil51511悬空悬空yyy8对于对于ttl门电路能够实现门电路能够实现“线与线与”的是（的是（ ）4分分(a)oc门门 (b)od门门 (c)普通普通ttl门门 (d) 普通普通cmos门门9下列说法不正确的是（下列说

24、法不正确的是（ ）5分分(a) a/d转换通常需要经过采样、保持、量化和编码转换通常需要经过采样、保持、量化和编码4个阶段个阶段(b) a/d转换过程中存在着因为采样和量化引起的误差转换过程中存在着因为采样和量化引起的误差(c) a/d转换器可以分为直接转换器可以分为直接a/d转换和间接转换和间接a/d转换两大类转换两大类(d) a/d转换除了存在选项转换除了存在选项b中的两种误差，就不存在其他误差了中的两种误差，就不存在其他误差了10逻辑图如下所示逻辑图如下所示,74283为为4位加法器，两个位加法器，两个4位二进制数位二进制数a和和b,m是是控制输入端控制输入端,输出结果为输出结果为y,问

25、当问当m1时时,电路输出端电路输出端y的逻辑是（的逻辑是（ ）4分分( )1( )( )()1a ab abc abd a=1=1=1=121002101210221032104210021012102210321042100210121022103210421002101210221032104( )( )( )()a ya a a da a a da a a da a a da a a db ya a a da a a da a a da a a da a a dc ya a a da a a da a a da a a da a a dd ya a a da a a da a a da

26、a a da a a d11下列表达式中可以实现五选一数据选择器功能的是（下列表达式中可以实现五选一数据选择器功能的是（ ）5分分1r1rc1c11s1s1r1rc1c11s1s1r1rc1c11s1s1r1rc1c11s1s12只在上升沿触发的触发器是（只在上升沿触发的触发器是（ ）5分分（a a） （b b） （c c） （d d） 13用用jkff设计七进制加法计数器，状态变量由高位到低位分别为设计七进制加法计数器，状态变量由高位到低位分别为q2q1q0，对应的触发器为，对应的触发器为ff2、ff1和和ff0，进位输出，进位输出y。则状态输。则状态输出出q0n+1方程为（方程为（ ）5分

27、分11012001201101200120( )( )( )()nnnna qqq qb qqq qc qqq qd qqq q210212021210221021( ),( ),( ),1( ),a jqq kqb jq kqc jqq kd jqq kq21yq q14同上题，同上题，jk触发器触发器ff2的驱动方程为（的驱动方程为（ ）5分分15同上题，下列说法正确的是（同上题，下列说法正确的是（ ）5分分(a)输出方程为输出方程为(b)此电路可以自启动此电路可以自启动(c)此电路至少需要此电路至少需要4个触发器个触发器 (d)以上说法都不正确以上说法都不正确16电路如下图所示，当电路如

28、下图所示，当m=1时，此电路为几进制计数器（时，此电路为几进制计数器（ ）5分分a 六进制六进制 b 八进制八进制c 十进制十进制 d 以上说法都不正确以上说法都不正确17电路如下图所示，下列说明正确的是（电路如下图所示，下列说明正确的是（ ）5分分v vi i(a)此电路为此电路为555定时器构成的施密特触发器定时器构成的施密特触发器(b)此电路为单稳态触发器此电路为单稳态触发器(c)此电路不是多谐振荡器此电路不是多谐振荡器(d)当当vi增加时，输出信号频率降低增加时，输出信号频率降低 18下列说法正确的是（下列说法正确的是（ ）5分分(a) rom是组合逻辑电路是组合逻辑电路(b) eep

29、rom是紫外线擦除的可编程是紫外线擦除的可编程rom(c) 只读存储器的特点是断电后所存储内容将会丢失（挥发）只读存储器的特点是断电后所存储内容将会丢失（挥发）(d) ram可以分为可以分为dram和和sram19下列说法正确的是（下列说法正确的是（ ）5分分(a) 555定时器构成的单稳态触发器暂稳态持续时间和触发脉冲的宽定时器构成的单稳态触发器暂稳态持续时间和触发脉冲的宽度有关度有关(b) 555定时器构成的施密特触发器的高低阈值是不可以改变的定时器构成的施密特触发器的高低阈值是不可以改变的(c) 555定时器构成的多谐振荡器输出频率只和外接电阻和电容有关，定时器构成的多谐振荡器输出频率只

30、和外接电阻和电容有关，和其他参数无关和其他参数无关(d)以上说明都不正确以上说明都不正确20. 4位倒位倒t型型d/a转换器，转换器，vref=16 v，当输入，当输入0001时，最右边是最时，最右边是最低位，则输出为（低位，则输出为（ ）5分分(a) 1 v (b) 0 v (c) 1v (d) 以上都不对以上都不对21. 下列说法正确的是（下列说法正确的是（ ）5分分(a) 存储器容量等于字数存储器容量等于字数位数位数(b) 某存储器地址码为某存储器地址码为10位，位，16位并行数据端（位并行数据端（i/o），其存储容量），其存储容量为为1016位位(c) 试用试用10244位的位的ram

31、构成构成40964位的存储器，需要进行字扩位的存储器，需要进行字扩展展(d) 试用试用10244位的位的ram构成构成409616位的存储器，需要位的存储器，需要16片片ram 22. 下列说法正确的是（下列说法正确的是（ ）4分分 (a)在组合逻辑电路设计过程中，第一步要写出函数表达式在组合逻辑电路设计过程中，第一步要写出函数表达式(b)数据选择器、数值比较器和计数器都是常用的组合逻辑电路数据选择器、数值比较器和计数器都是常用的组合逻辑电路(c)组合逻辑电路中可以包含触发器组合逻辑电路中可以包含触发器(d) 74ls138即即3线线8线译码器是组合逻辑电路线译码器是组合逻辑电路22. 下列说

32、法正确的是（下列说法正确的是（ ）4分分 (a)电路有竞争现象，就一定会有冒险现象电路有竞争现象，就一定会有冒险现象(b)在逻辑电路的设计过程中，可以完全忽略竞争冒险现象的存在逻辑电路的设计过程中，可以完全忽略竞争冒险现象的存在，即认为竞争冒险不会影响电路功能在，即认为竞争冒险不会影响电路功能(c)实现函数的电路不可能出现竞争冒险现象实现函数的电路不可能出现竞争冒险现象(d)竞争冒险一般是由于信号传输延迟时间不一致引起的竞争冒险一般是由于信号传输延迟时间不一致引起的 返回返回2008年春季学期yacbc( )( )( )()a ac bcb ac bcc acbcabd acbcabcyabb

33、ab( )( )( )()1a ababb abc abbd01234689101114( , , ,)(,)y a b c dm m m m m m m m mmm( )( )( )()a bcdadb bcdacdc bcdadd bcdad1*求逻辑函数求逻辑函数逻辑关系相同的是（逻辑关系相同的是（ ）2求逻辑函数求逻辑函数的最简与或式（的最简与或式（ ）3求逻辑函数求逻辑函数最简与或式（最简与或式（ ）注注:有有*号标志为双选题号标志为双选题,其余为单选；题干括号后有标注为标注分值其余为单选；题干括号后有标注为标注分值,其余为其余为2分分 yabcab( )( )( )0()1a ab

34、abacbcb ababacbccdyabcdabdacd( )( )( )()a adb adc add ad()yabcababbc01243567( , ,)(,)0y a b cm m m mmmmm约束条件( )( )( )1()0a abacbcb abacbccd4函数函数的最简与或式（的最简与或式（ ）5逻辑函数逻辑函数的最简与或式（的最简与或式（ ）6逻辑函数逻辑函数最少需要几个与非门可以实现此逻辑（最少需要几个与非门可以实现此逻辑（ ）4分分(a) 2 (b) 3 (c) 4 (d) 5的最简与或式（的最简与或式（ ）7逻辑函数逻辑函数()ycd ababcacd0abcd

35、( )( )( )( )a badacb badacc badacd badacyacdabcdabcd0abcdabcdabcdabcdabcdabcd( )( )( )()a adacdabdb adacdbcdc adacdabdd adabdbcd( , ,)y a b cabcacbc( )(1,3,5,7)( )(0,3,5,7)( )(1,2,5,7)()(1,3,5,6)ambmcmdm8逻辑函数逻辑函数约束条件约束条件的最简与或式（的最简与或式（ ）9*逻辑函数为逻辑函数为，约束条件为，约束条件为的最简与或式（的最简与或式（ ）4分分10逻辑函数逻辑函数的标准与或式为（的标准

36、与或式为（ ）11图中门电路为图中门电路为74系列系列ttl门。要求门。要求vivih时时,发光二极管发光二极管d导通导通并发光并发光,且发光二极管导通电流约为且发光二极管导通电流约为10ma,下列说法正确的是（下列说法正确的是（ ）(a)两个电路都不能正常工作两个电路都不能正常工作(b)两个电路都能正常工作两个电路都能正常工作(c)电路（电路（a）可以正常工作）可以正常工作(d)电路（电路（b）可以正常工作）可以正常工作12*下列门电路输出端可以并联使用的是（下列门电路输出端可以并联使用的是（ ）(a)普通普通ttl门电路门电路(b)ttl电路的电路的oc门门(c)普通普通cmos门电路门电

37、路(d) cmos电路的漏极开路门电路的漏极开路门13*下列说法正确的是（下列说法正确的是（ ）(a)ttl门电路输入端接的电阻不能影响门电路工作状态门电路输入端接的电阻不能影响门电路工作状态(b) ttl门电路输入端接的电阻可能影响门电路工作状态门电路输入端接的电阻可能影响门电路工作状态(c) cmos门电路输入端串接的电阻不能影响门电路工作状态门电路输入端串接的电阻不能影响门电路工作状态(d) cmos门电路输入端串接的电阻可能影响门电路工作状态门电路输入端串接的电阻可能影响门电路工作状态 14*. 电路如右图（电路如右图（ttl门），下列说法正确的是（门），下列说法正确的是（ ）4分分(

38、a) vi1输入电平对输入电平对vi2电位没有影响电位没有影响(b)当当vi1悬空或接高电平时，悬空或接高电平时，vi2测量值约为测量值约为1.4v(c)当当vi1悬空或接高电平时，悬空或接高电平时，vi2测量值约为测量值约为4.3v(d)当当vi1接低电平接低电平vil时，时，vi2测量值也为测量值也为vil15*. 电路如下图，下列说法正确的是（电路如下图，下列说法正确的是（ ）(a)ttl门电路门电路,当当vi1和和vi2悬空或接高电平悬空或接高电平,r=51k时时,vo为高电平为高电平(b) ttl门电路门电路,当当vi1和和vi2悬空或接高电平悬空或接高电平,r=51k时时,vo为低

39、电平为低电平(c) cmos门电路门电路,当当vi1和和vi2接高电平接高电平,r=51k时时,vo为高电平为高电平(d) cmos门电路门电路,当当vi1接高电平接高电平vi2接低电平接低电平,r=51k,vo为高电平为高电平 y = acd+ abcd+bc+bcdd0= d5=1 d1= d4=d d2= d d3= d6=d7=0d0= d5=0 d1= d4=d d2= d d3= d6=d7=1d0= d5=0 d1= d4=d d2= d d3= d6=d7=1d0= d5=0 d1= d4=d d2= d d3= d6=d7=0( )( )( )()a sabciabciabc

40、iabcib sabciabciabciabcic coabciabciabciabcid coabciabciabciabci16下列说法正确的是（下列说法正确的是（ ）(a)组合逻辑电路输出不仅和该时刻输入有关组合逻辑电路输出不仅和该时刻输入有关,还与电路原来状态有关还与电路原来状态有关(b)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器(c)组合逻辑电路可能发生竞争冒险组合逻辑电路可能发生竞争冒险(d)组合逻辑电路需要用状态方程来描述其逻辑功能组合逻辑电路需要用状态方程来描述其逻辑功能17用用8选选1数据选择器实现函数

41、数据选择器实现函数a2、a1、a0分别接分别接a、b、c，下列选项正确的是，下列选项正确的是( ) 4分分(b) (c) (d) 18*设计一位全加器设设计一位全加器设a、b为两个加数，为两个加数，ci为低位的进位，问全加为低位的进位，问全加器的输出器的输出“和和”s、“进位进位”co逻辑方程是（逻辑方程是（ ）4分分(a) 19*下列说法正确的是（下列说法正确的是（ ）(a) 触发器按逻辑功能分触发器按逻辑功能分rsff、dff、jkff和主从触发器和主从触发器(b) 同步触发器不仅有同步输入端，也可以有异步输入端同步触发器不仅有同步输入端，也可以有异步输入端(c) 边沿触发器抗干扰能力比同

42、步触发器强边沿触发器抗干扰能力比同步触发器强(d) 触发器属于组合逻辑电路触发器属于组合逻辑电路20*设触发器初始状态为设触发器初始状态为0状态，在时钟脉冲状态，在时钟脉冲cp作用下，关于各作用下，关于各触发器说法正确的是（触发器说法正确的是（ ）4分分(a) q1和和q3的输出波形一样的输出波形一样(b) q1和和q11对应触发器，在对应触发器，在cp下降沿时，触发器状态更新下降沿时，触发器状态更新(c) q1和和q2的输出波形一样的输出波形一样(d) q8对应触发器是边沿触发器对应触发器是边沿触发器21*下列说法正确的是（下列说法正确的是（ ）(a) 时序逻辑电路分为同步时序电路和异步时序

43、电路时序逻辑电路分为同步时序电路和异步时序电路(b) 时序逻辑电路需要用状态方程描述时序逻辑电路需要用状态方程描述(c) 一般来说时序逻辑电路仅由触发器构成一般来说时序逻辑电路仅由触发器构成(d) 计数器是常用的组合逻辑电路之一计数器是常用的组合逻辑电路之一22*下列说法正确的是（下列说法正确的是（ ）(a) 状态转换图是描述时序逻辑一种比较直观形象的方式状态转换图是描述时序逻辑一种比较直观形象的方式(b) 从真值表从真值表方程方程逻辑电路图的过程是时序逻辑电路设计逻辑电路图的过程是时序逻辑电路设计的过程的过程(c) 在时序逻辑电路设计过程中，触发器的个数在时序逻辑电路设计过程中，触发器的个数

44、n与逻辑状态数量与逻辑状态数量m之间的关系是之间的关系是2n-1m2n(d) 以上说法都不对以上说法都不对 1111110110( )1( )0( )()a jkb jkc jkqd jkq11201201220120121120120122012012( )( )( )()nnnna qq qqq qqb qq qqq qqc qq qqq qqd qq qqq qq23. 用用jk触发器设计四位同步二进制加法计数器，触发器设计四位同步二进制加法计数器，4个触发器编号为个触发器编号为ff0ff3，问，问ff1触发器的驱动方程是（触发器的驱动方程是（ ）24 同上题，同上题，ff2触发器的状态

45、方程为（触发器的状态方程为（ ）4分分25*. 同上题，下列说法正确的是（同上题，下列说法正确的是（ ）(a) 此计数器电路结构没有规律，不容易通过增加触发器个数提此计数器电路结构没有规律，不容易通过增加触发器个数提高计数容量高计数容量(b) 此电路可以当作时钟脉冲此电路可以当作时钟脉冲cp的的2、3、4分频电路使用分频电路使用(c) ff3触发器状态输出触发器状态输出q3可以作为进位信号使用可以作为进位信号使用(d) 此电路肯定可以自启动此电路肯定可以自启动dr1ld 1,1,1drldetep26*. 4位二进制计数器位二进制计数器74161的功能表如下的功能表如下,下列说法正确的是（下列

46、说法正确的是（ ）(a) 通过功能表可以知道，通过功能表可以知道，(b) 如果要将计数器预置到某个状态如果要将计数器预置到某个状态，只要让，只要让(c) 如果要如果要74161工作在计数状态，工作在计数状态，必须必须(d) 此计数器状态，不能停留在某个状态保持不变此计数器状态，不能停留在某个状态保持不变27下列关于矩形脉冲的产生与整形说法正确的是下列关于矩形脉冲的产生与整形说法正确的是( )(a) 单稳态触发器的有单稳态触发器的有2个状态，并且个状态，并且2个状态都可以长期自行保持个状态都可以长期自行保持(b) 555定时器构成的施密特触发器的两个阈值不能改变定时器构成的施密特触发器的两个阈值

47、不能改变(c) 施密特触发器可以构成多谐振荡器施密特触发器可以构成多谐振荡器(d) 555定时器是构成施密特触发器、单稳态触发器和多谐振荡器的定时器是构成施密特触发器、单稳态触发器和多谐振荡器的唯一方式唯一方式是异步的置零端是异步的置零端就马上可以实现就马上可以实现221jkaq28*电路如图所示，下列说法正确的是（电路如图所示，下列说法正确的是（ ）4分分(a) 此电路在此电路在a0和和1时，进位输出分别在时，进位输出分别在00和和11状态时状态时y1(b) q2触发器的驱动方程为触发器的驱动方程为29关于右上电路，说法正确的是（关于右上电路，说法正确的是（ ）4分分(a) 此电路为此电路为

48、74161构成的构成的11进制计数器进制计数器(b) q3输出和原来的进位信号输出和原来的进位信号c都可以作为新计数器的进位输出都可以作为新计数器的进位输出(c) 此电路中，数据输入端此电路中，数据输入端d0d3，也可以都接高电平，也可以都接高电平1(d) 此电路可能不能自启动此电路可能不能自启动 (c) 无论无论a为何值，此电路状态变化规律不变为何值，此电路状态变化规律不变(d) 此电路逻辑功能只能用此电路逻辑功能只能用jk触发器实现触发器实现,不能用其它触发器实现不能用其它触发器实现习题习题6.630*关于下面电路，说法正确的是（关于下面电路，说法正确的是（ ）(a) 此电路可能不能自启动此电路可能不能自启动(b) q3输出和原来的进位信号输出和原来的进位信号c都可以作为新计数器的进位输出都可以作为新计数器的进位输出(c) 此电路中，数据输入端此电路中，数据输入端d0d3，也可以都接高电平，也可以都接高电平1(d) 此电路为同步此电路为同步10进制加法计数器进制加法计数器74160构成的构成的7进制计数器进制计数器31设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态，表中在时钟信号作用下按下表规定的顺序转换状态，表中1表示亮，表示亮，0表示灯灭，下列说法正确