_a2euau4tjp49rbpojoarh7if82eucc4uklk9s1r9d5ko36_

1、引引 言言 半导体器件物理半导体器件物理基础基础：包括：包括PNPN结的物理机制、结的物理机制、双极管、双极管、MOSMOS管的工作原理等管的工作原理等 器件器件 小规模电路小规模电路 大规模电路大规模电路 超大规模电路超大规模电路 甚大规模电路甚大规模电路 电路的制备电路的制备工艺工艺：光刻、刻蚀、氧化、离子注：光刻、刻蚀、氧化、离子注入、扩散、化学气相淀积、金属蒸发或溅射、入、扩散、化学气相淀积、金属蒸发或溅射、封装等工序封装等工序 集成电路设计：另一重要环节，最能反映人集成电路设计：另一重要环节，最能反映人的能动性的能动性 结合具体的电路，具体的系统，设计出各结合具体的电路，具体的系统，

2、设计出各种各样的电路种各样的电路掌握正确的设计方法掌握正确的设计方法，可以以不变应万变，可以以不变应万变，随着电路规模的增大，随着电路规模的增大，计算机辅助设计手段计算机辅助设计手段在集成电路设计中起着越来越重要的作用在集成电路设计中起着越来越重要的作用第第3 3章章 集成电路设计流程及方法集成电路设计流程及方法 ICIC设计特点及设计信息描述设计特点及设计信息描述 典型设计流程典型设计流程 典型的布图设计方法及可测性设计典型的布图设计方法及可测性设计技术技术 集成电路的集成电路的设计过程设计过程: 设计创意设计创意 + 仿真验证仿真验证集成电路芯片设计过程框架集成电路芯片设计过程框架设计业设

3、计业集成电路芯片设计过程框架集成电路芯片设计过程框架 设计的基本过程设计的基本过程 功能设计功能设计 逻辑和电路设计逻辑和电路设计 版图设计版图设计 集成电路设计的最终输出是掩膜版图，通过制集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。版和工艺流片可以得到所需的集成电路。 设计与制备之间的接口：版图设计与制备之间的接口：版图设计特点和设计信息描述设计特点和设计信息描述 设计特点设计特点( (与分立电路相比与分立电路相比) ) 对设计正确性提出更为严格的要求对设计正确性提出更为严格的要求 测试问题测试问题 版图设计：布局布线版图设计：布局布线 分层分级设计分层分级设

4、计(Hierarchical design)(Hierarchical design)和模和模块化设计块化设计 高度复杂电路系统的要求高度复杂电路系统的要求 什么是分层分级设计？什么是分层分级设计？ 将一个复杂的集成电路系统的设计问题分解为复杂性较将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计低的设计级别，这个级别可以再分解到复杂性更低的设计级别；这样的分解一直继续到使最终的设计级别的复杂性级别；这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元足够低，也就是说，能相当容易地由这一级设计出的单元逐级

5、组织起复杂的系统。一般来说，级别越高，抽象程度逐级组织起复杂的系统。一般来说，级别越高，抽象程度越高；级别越低，细节越具体越高；级别越低，细节越具体从层次和域表示分层分级设计思想从层次和域表示分层分级设计思想域：行为域：集成电路的功能行为域：集成电路的功能 结构域：集成电路的逻辑和电路组成结构域：集成电路的逻辑和电路组成 物理域：集成电路掩膜版的几何特性物理域：集成电路掩膜版的几何特性和物理特性的具体实现和物理特性的具体实现层次：层次：系统级、算法级、寄存器传输级系统级、算法级、寄存器传输级( (也也称称RTLRTL级级) )、 逻辑级与电路级逻辑级与电路级域：行为域：集成电路的功能行为域：集

6、成电路的功能结构域：集成电路的逻辑和电结构域：集成电路的逻辑和电 路组成路组成物理域：集成电路掩膜版的几物理域：集成电路掩膜版的几 何特性和物理特性何特性和物理特性 的具体实现的具体实现层次：层次：系统级、算法级、寄存器传输系统级、算法级、寄存器传输级级( (也称也称RTLRTL级级) )、 逻辑级与电路级逻辑级与电路级从层次和域表示分层分级设计思想从层次和域表示分层分级设计思想系统级系统级行为、性行为、性能描述能描述CPU、存储、存储器、控制器器、控制器等等芯片、电路芯片、电路板、子系统板、子系统算法级算法级I/O算法算法硬件模块、硬件模块、数据结构数据结构部件间的物部件间的物理连接理连接R

7、TL级级状态表状态表ALU、寄存、寄存器、器、 MUX微存储器微存储器芯片、宏单芯片、宏单元元逻辑级逻辑级布尔方程布尔方程 门、触发器门、触发器 单元布图单元布图电路级电路级微分方程微分方程 晶体管、电晶体管、电阻、电容阻、电容管子布图管子布图设计信息描述设计信息描述 分类分类内容内容语言描述语言描述(如如VHDL语语言、言、Verilog语言等语言等)功能描述与逻辑描述功能描述与逻辑描述功能设计功能设计功能图功能图逻辑设计逻辑设计逻辑图逻辑图电路设计电路设计电路图电路图设设计计图图版图设计版图设计符号式版图符号式版图, 版图版图举例：举例：x=ab+ab；CMOS与非门；与非门；CMOS反相

8、器版图反相器版图 什么是版图？一组相互套合的图形，各层什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图版图相应于不同的工艺步骤，每一层版图用不同的图案来表示。用不同的图案来表示。 版图与所采用的制备工艺紧密相关版图与所采用的制备工艺紧密相关设计流程设计流程 理想的设计流程理想的设计流程( (自顶向下：自顶向下：TOP-DOWNTOP-DOWN） 系统功能设计，逻辑和电系统功能设计，逻辑和电 路设计，版图设计路设计，版图设计硅编译器硅编译器silicon compilersilicon compiler( (算法级、算法级、RTLRTL级向下）级向下）门阵列、标准单元阵列

9、门阵列、标准单元阵列等逻辑和电路描述逻辑和电路描述系统性能编译器系统性能编译器系统性能指标系统性能指标性能和功能描述性能和功能描述逻辑和电路编译器逻辑和电路编译器几何版图描述几何版图描述版图编译器版图编译器制版及流片制版及流片统统一一数数据据库库典型的实际设计流程典型的实际设计流程 需要较多的人工干预需要较多的人工干预 某些设计阶段无某些设计阶段无自动设计自动设计软件，通过软件，通过模拟模拟分析软件来完成设计分析软件来完成设计 各级设计需要验证各级设计需要验证典型的实际设计流程典型的实际设计流程 1 1、系统功能设计系统功能设计 目标：实现系统功能，满足基本性能要求目标：实现系统功能，满足基本

10、性能要求过程：过程：功能块划分，功能块划分，RTLRTL级描述，行为仿真级描述，行为仿真 功能块划分功能块划分 RTLRTL级描述（级描述（RTLRTL级级VHDLVHDL、Verilog)Verilog) RTL RTL级行为仿真：总体功能和时序是否正确级行为仿真：总体功能和时序是否正确功能块划分原则：功能块划分原则： 既要使功能块之间的连线尽可能地少，既要使功能块之间的连线尽可能地少，接口清晰，又要求功能块规模合理，便接口清晰，又要求功能块规模合理，便于各个功能块各自独立设计。同时在功于各个功能块各自独立设计。同时在功能块最大规模的选择时要考虑设计软件能块最大规模的选择时要考虑设计软件可处

11、理的设计级别可处理的设计级别 算法级：算法级：包含算法级综合：将算法级描述转换到包含算法级综合：将算法级描述转换到 RTLRTL级描述级描述 综综 合：合： 通过附加一定的约束条件从高一级设通过附加一定的约束条件从高一级设 计层次直接转换到低一级设计层计层次直接转换到低一级设计层次的过程次的过程逻辑级：逻辑级：较小规模电路较小规模电路实际设计流程实际设计流程 系统功能设计系统功能设计 输出：语言或功能图输出：语言或功能图 软件支持：多目标多约束条件优化问题软件支持：多目标多约束条件优化问题 无自动设计软件无自动设计软件 仿真软件：仿真软件：VHDLVHDL仿真器、仿真器、VerilogVeri

12、log仿仿真器真器实际设计流程实际设计流程 2 2、逻辑和电路设计、逻辑和电路设计概念：确定满足一定逻辑或电路功能的由逻辑概念：确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构或电路单元组成的逻辑或电路结构过程：过程：A.A.数字电路：数字电路：RTLRTL级描述级描述 逻辑综合逻辑综合(Synopsys,Ambit)(Synopsys,Ambit) 逻辑网表逻辑网表 逻辑模拟与验证，时序分析和逻辑模拟与验证，时序分析和优化优化 难以综合的：人工设计后进行原理图难以综合的：人工设计后进行原理图输入，再进行输入，再进行逻辑模拟逻辑模拟 电路实现电路实现（包括满足电路性能要求的包括

13、满足电路性能要求的电路结构和元件参数电路结构和元件参数) )：调用单元库完成； 没有单元库支持：没有单元库支持：对各单元进行电路设计，对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用件参数，直到获得满意的结果。由此可形成用户自己的单元库户自己的单元库单元库：单元库：一组单元电路的集合一组单元电路的集合 经过经过优化设计、并通过设计规则检查和反复工艺验优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路

14、功能以及性能，证，能正确反映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。适合于工艺制备，可达到最大的成品率。元件元件 门门 元胞元胞 宏单元（功能块）宏单元（功能块）基于单元库的描述：层次描述基于单元库的描述：层次描述单元库可由厂家提供，可由用户自行建立单元库可由厂家提供，可由用户自行建立 B. B. 模拟电路：尚无良好的综合软件模拟电路：尚无良好的综合软件 RTLRTL级仿真通过后，根据经验进行电路设计级仿真通过后，根据经验进行电路设计 逻辑和电路设计的输出：逻辑和电路设计的输出：网表（元件及其连接关系）网表（元件及其连接关系）或逻辑图、电路图或逻辑图、电路图 软件支持

15、软件支持：逻辑综合、逻辑模拟、电路模拟、时序分：逻辑综合、逻辑模拟、电路模拟、时序分析等软件析等软件 (EDA(EDA软件系统中已集成软件系统中已集成) ) 电路模拟与验证电路模拟与验证原理图输入原理图输入模拟单元库模拟单元库实际设计流程实际设计流程 3. 3. 版图设计版图设计概念：根据逻辑与电路功能和性能要求以概念：根据逻辑与电路功能和性能要求以及工艺水平要求来设计光刻用的掩膜版图，及工艺水平要求来设计光刻用的掩膜版图， IC IC设计的最终输出。设计的最终输出。什么是版图？一组相互套合的图形，各层什么是版图？一组相互套合的图形，各层版图相应于不同的工艺步骤，每一层版图用版图相应于不同的工

16、艺步骤，每一层版图用不同的图案来表示。不同的图案来表示。 版图与所采用的制备工艺紧密相关版图与所采用的制备工艺紧密相关 版图设计过程：由底向上过程版图设计过程：由底向上过程 主要是布局布线过程主要是布局布线过程 布局：将模块安置在芯片的适当位置，满足布局：将模块安置在芯片的适当位置，满足一定目标函数。对级别最低的功能块，是指根一定目标函数。对级别最低的功能块，是指根据连接关系，确定各单元的位置，级别高一些据连接关系，确定各单元的位置，级别高一些的，是分配较低级别功能块的位置，使芯片面的，是分配较低级别功能块的位置，使芯片面积尽量小。积尽量小。 布线：根据电路的连接关系（连接表）在布线：根据电路

17、的连接关系（连接表）在指定区域（面积、形状、层次）百分之百完成指定区域（面积、形状、层次）百分之百完成连线。布线均匀，优化连线长度、保证布通率。连线。布线均匀，优化连线长度、保证布通率。 版图设计过程版图设计过程大多数基于单元库实现大多数基于单元库实现（1 1）软件自动转换到版图，可人工调整（规则芯片）软件自动转换到版图，可人工调整（规则芯片）（2 2）布图规划（）布图规划（floor planning)floor planning)工具工具 布局布线工具（布局布线工具（place&routeplace&route） 布图规划：布图规划：在一定约束条件下对设计进行物理划分，并在一定约束条件下对

18、设计进行物理划分，并初步确定芯片面积和形状、单元区位置、功能块的面积形状初步确定芯片面积和形状、单元区位置、功能块的面积形状和相对位置、和相对位置、I/OI/O位置，产生布线网格，还可以规划电源、位置，产生布线网格，还可以规划电源、地线以及数据通道分布地线以及数据通道分布（3 3）全人工版图设计：人工布图规划，提取单元，）全人工版图设计：人工布图规划，提取单元， 人工布局布线（由底向上：人工布局布线（由底向上： 小功能块到大功能块）小功能块到大功能块）单元库中基本单元单元库中基本单元较小的功能块较小的功能块总体版图总体版图版图检查与验证版图检查与验证布局布线布局布线布局布线布局布线较大的功能块

19、较大的功能块布局布线布局布线布图规划布图规划人工版图设人工版图设计典型过程计典型过程人工版图设人工版图设计典型过程计典型过程 版图验证与检查版图验证与检查 DRCDRC：几何设计规则检查：几何设计规则检查 ERCERC：电学规则检查：电学规则检查 LVSLVS：网表一致性检查：网表一致性检查 POSTSIMPOSTSIM：后仿真（提取实际版图参数、电阻、电容，：后仿真（提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序电路模拟，以验证设计出的电路功能的正确性和时序性能等性能等)

20、 )，产生测试向量，产生测试向量 软件支持：成熟的软件支持：成熟的CADCAD工具用于版图编辑、人机交互式工具用于版图编辑、人机交互式布局布线、自动布局布线以及版图检查和验证布局布线、自动布局布线以及版图检查和验证 设计规则设计规则 ICIC设计与工艺制备之间的接口设计与工艺制备之间的接口 制定目的：使制定目的：使芯片尺寸芯片尺寸在在尽可能小尽可能小的前提下，避免线的前提下，避免线条宽度的偏差和不同层版条宽度的偏差和不同层版套准偏差套准偏差可能带来的问题，可能带来的问题，尽可能地尽可能地提高电路制备的成品率提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根什么是设计规则？考虑

21、器件在正常工作的条件下，根据实际工艺水平据实际工艺水平( (包括光刻特性、刻蚀能力、对准容差包括光刻特性、刻蚀能力、对准容差等等) )和成品率要求，给出的和成品率要求，给出的一组同一工艺层及不同工艺一组同一工艺层及不同工艺层之间几何尺寸的限制层之间几何尺寸的限制，主要包括线宽、间距、覆盖、，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的以防止掩膜图形的断裂、连接和一些不良物理效应的出现。出现。 设计规则的表示方法设计规则的表示方法 以以 为单位：把大多数尺寸（覆盖，出头等等）约

22、定为为单位：把大多数尺寸（覆盖，出头等等）约定为 的倍数的倍数 与工艺线所具有的工艺分辨率有关，线宽偏离理想与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸优点：版图设计独立于工艺和实际尺寸 举例：举例： 以微米为单位：每个尺寸之间没有必然的比例关系，以微米为单位：每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；提高每一尺寸的合理度；简化度不高简化度不高 举例：举例： 总体要求总体要求系统功能设计系统功能设计寄存器传输级寄存

23、器传输级描述描述寄存器传输级寄存器传输级模拟与验证模拟与验证子系统子系统/功能块功能块综综 合合门级逻辑门级逻辑网表网表逻辑模拟逻辑模拟与验证与验证电路模拟电路模拟与验证与验证版图生成版图生成逻辑图逻辑图电路图电路图最终版图数据最终版图数据与测试向量与测试向量制版制版与工艺流片与工艺流片计算机辅助计算机辅助测试测试(ICCAT)生产定型生产定型工艺模拟工艺模拟版图几何设计规则和版图几何设计规则和电学规则检查电学规则检查网表一致性检网表一致性检查和后仿真查和后仿真 ICIC设计流程视具体系统而定设计流程视具体系统而定 随着随着 IC CADIC CAD系统的发展，系统的发展，ICIC设计更侧重系

24、统设计设计更侧重系统设计 正向设计，逆向设计正向设计，逆向设计 SoC: IP SoC: IP（Intelligent ProprietaryIntelligent Proprietary） 库库( (优化优化设计设计) )软核：行为级描述软核：行为级描述firm IP: firm IP: 门级门级 hard IP: hard IP:版图级，版图级，D/A A/D DRAMD/A A/D DRAM，优化的深亚微米电路，优化的深亚微米电路等等 ICIC设计与电路制备相对独立的新模式设计与电路制备相对独立的新模式 FoundryFoundry的出现的出现VDSM电路设计对设计流程的影响美美国国国国

25、家家半半导导体体协协会会(SIA)预预测测 年年份份 1999 2001 2003 2006 2009 2012 密密集集线线条条：半半节节距距( m) 0.18 0.15 0.13 0.10 0.07 0.05 缩缩小小率率 - 0.83 0.86 0.77 0.70 0.71 孤孤立立线线条条：MPU栅栅长长( m) 0.14 0.12 0.10 0.07 0.05 0.035 缩缩小小率率 - 0.86 0.83 0.70 0.71 0.70 DRAM 样样品品 1G - 4G 16G 64G 256G DRAM 批批量量产产品品 256M 1G 1G 4G 16G 64G VDSM电路

26、设计对设计流程的影响 时序问题突出，互连延迟超过门延迟，逻辑设计用的互连延迟模型与实际互连延迟特性不一致，通过逻辑设计的时序在布局布线后不符合要求。 在逻辑设计阶段加入物理设计的数据 综合优化中的关键路径以SDF格式传给布图规划，初步的连线延迟再传给综合优化工具（以PDEF格式） 布局后将更精确的互连信息通过FLOORPLAN TOOL传给综合优化工具，进行布局迭代 时延驱动布线，完成后进行延迟计算和时序分析，布线迭代VDSM电路设计对设计流程的影响 布图时面向互连，先布互连网，再布模块 集成度提高： 可重用（REUSE）模块 IP模块 针对各 IP模块和其他模块进行布图规划，如何对IP模块等

27、已设计好的模块进行处理 功耗问题，尤其高层次设计中考虑 布图中寄生参数提取变成三维问题布图设计方法（布图风格划分） 全定制设计方法、半定制设计方法、可编程逻辑器件以及基于这些方法的兼容设计方法 设计方法选取的主要依据：设计周期、设计成本、芯片成本、芯片尺寸、设计灵活性、保密性和可靠性等 最主要的：设计成本在芯片成本中所占比例 芯片成本CT：ynCVCCPDT小批量的产品：减小设计费用；小批量的产品：减小设计费用；大批量的产品：提高工艺水平，减小芯片尺寸，大批量的产品：提高工艺水平，减小芯片尺寸，增大圆片面积增大圆片面积总体要求总体要求系统功能设计系统功能设计寄存器传输级寄存器传输级描述描述寄存

28、器传输级寄存器传输级模拟与验证模拟与验证子系统子系统/功能块功能块综综 合合门级逻辑门级逻辑网表网表逻辑模拟逻辑模拟与验证与验证电路模拟电路模拟与验证与验证版图生成版图生成逻辑图逻辑图电路图电路图集成电路设计流程集成电路设计流程最终版图数据最终版图数据与测试向量与测试向量制版制版与工艺流片与工艺流片计算机辅助计算机辅助测试测试( ICCAT)生产定型生产定型工艺模拟工艺模拟版图几何设计规则和版图几何设计规则和电学规则检查电学规则检查网表一致性检网表一致性检查和后仿真查和后仿真集成电路设计方法集成电路设计方法 前面介绍了集成电路的设计流程，对于具体的集前面介绍了集成电路的设计流程，对于具体的集成

29、电路，一般采用全定制设计方法或各种专用集成电路，一般采用全定制设计方法或各种专用集成电路的设计方法。成电路的设计方法。 全定制设计方法用于通用数字、模拟、数模混合全定制设计方法用于通用数字、模拟、数模混合集成电路。例如：通用微处理器、存储器等。集成电路。例如：通用微处理器、存储器等。 专用集成电路专用集成电路（Application-Specific Integrated Circuit）：针：针对某一应用或某一客户的特殊要求而设计的集成对某一应用或某一客户的特殊要求而设计的集成电路，其特点是品种多、批量小、单片功能强，电路，其特点是品种多、批量小、单片功能强，例如：玩具用芯片、通信专用芯片、

30、语音芯片等。例如：玩具用芯片、通信专用芯片、语音芯片等。全定制设计全定制设计 全定制设计是指在电路设计中进行电路结构、电全定制设计是指在电路设计中进行电路结构、电路参数的人工优化，完成电路设计后，人工设计路参数的人工优化，完成电路设计后，人工设计版图中的各个器件和连线，以获得最佳性能（速版图中的各个器件和连线，以获得最佳性能（速度和功耗）和最小芯片尺寸。度和功耗）和最小芯片尺寸。 特点：设计周期长，设计成本高，一般适用于对特点：设计周期长，设计成本高，一般适用于对性能要求很高或批量很大的产品，如存储器、微性能要求很高或批量很大的产品，如存储器、微处理器等通用集成电路。处理器等通用集成电路。 特

31、例：特例： (1)(1)对于性能要求较高的专用集成电路，通常当批对于性能要求较高的专用集成电路，通常当批量超过量超过1010万块时，也可以采用这种方法万块时，也可以采用这种方法; ; (2) (2)由于模拟、模数集成电路的设计软件尚不成熟，由于模拟、模数集成电路的设计软件尚不成熟，通常也采用这个方法。通常也采用这个方法。 对于对于ASICASIC而言，除了性能、成本以外，投入市场的周而言，除了性能、成本以外，投入市场的周期也很重要。期也很重要。专用集成电路的设计方法专用集成电路的设计方法 按照设计周期以依次降低的顺序：按照设计周期以依次降低的顺序：标准单元标准单元(Standard cell)

32、(Standard cell)设计方法设计方法积木块积木块(building block layout)(building block layout)设计方法设计方法门阵列门阵列(gate array)(gate array)设计方设计方法法可编程逻辑电路设计方法可编程逻辑电路设计方法标准单元设计方法（标准单元设计方法（SC方法）方法） 概念：从标准单元库中调用事先经过精心设计的概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入通道，再按功能要求将各内部单元以及输入/ /输输出单元

33、连接起来，形成所需的专用电路。出单元连接起来，形成所需的专用电路。标准单元设计方法（标准单元设计方法（SC方法）方法） 芯片布局：芯片中心是单元区，输入芯片布局：芯片中心是单元区，输入/ /输出单元在芯片四输出单元在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。宽度的限制，利于实现优化布线。一种典型的标准单元阵列的版图布局一种典型的标准单元阵列的版图布局 标准单元库：标准单元库中的单元是用人工标准单元库：标准单元库中的单元是用人工优化设优化设计计的，力求达到最小的面积和最好的性能，完成设的，力求达到最小的面积

34、和最好的性能，完成设计规则检查和电学验证计规则检查和电学验证描述电路单元在不同层级的属性的一组数据描述电路单元在不同层级的属性的一组数据 逻辑符号（逻辑符号（L L）：单元名称与符号、）：单元名称与符号、I/OI/O端：用于逻辑图端：用于逻辑图 功能描述功能描述 电路结构、电学指标电路结构、电学指标 拓扑版图（拓扑版图（O O）：拓扑单元名、单元宽度高度、）：拓扑单元名、单元宽度高度、I/OI/O位置及名称位置及名称 掩膜版图（掩膜版图（A A） 不同设计阶段调用不同描述不同设计阶段调用不同描述 标准单元设计方法（标准单元设计方法（SC方法）方法） 标准单元设计的主要资源是标准单元库，单元库标

35、准单元设计的主要资源是标准单元库，单元库 中单元电路的多少和设计质量直接影响到设计能力。中单元电路的多少和设计质量直接影响到设计能力。下面将对标准单元库及标准单元设计技术的特点进下面将对标准单元库及标准单元设计技术的特点进行介绍。行介绍。 标准单元库主要包括标准单元库主要包括 与非门、或非门、触发器、锁存器、移位与非门、或非门、触发器、锁存器、移位寄存器寄存器 加法器、乘法器、除法器、算术运算单元、加法器、乘法器、除法器、算术运算单元、FIFOFIFO等较大规模单元等较大规模单元 模拟单元模块：振荡器、比较器等。模拟单元模块：振荡器、比较器等。 同一功能的单元有几种不同的类型，视应同一功能的单

36、元有几种不同的类型，视应用不同选择，例如，反相器可以有输出级、输用不同选择，例如，反相器可以有输出级、输入级、缓冲级等，输出级的反相器需要考虑驱入级、缓冲级等，输出级的反相器需要考虑驱动，而输入级则不需要作此考虑。动，而输入级则不需要作此考虑。 标准单元库来源标准单元库来源FoundryFoundry、第三方单元库提供商、第三方单元库提供商、EDAEDA公司或公司或自行建立。自行建立。FoundryFoundry提供的单元库一般是一个仿真单元库。提供的单元库一般是一个仿真单元库。第三方单元库提供商提供的单元库一般基于第三方单元库提供商提供的单元库一般基于FoundryFoundry工艺。工艺。

37、自行建立单元库，费用很高，但一般大的计算自行建立单元库，费用很高，但一般大的计算机公司、电子公司等多采用这种方式，以保证机公司、电子公司等多采用这种方式，以保证产品的竞争力。产品的竞争力。寄存器传输寄存器传输级行为描述级行为描述逻辑网表逻辑网表逻辑模拟逻辑模拟 制版制版/流片流片/测试测试/封装封装设计中心设计中心Foundry向向Foundry提供提供网表网表布局布线布局布线掩膜版图掩膜版图版图检查版图检查/网表和参数网表和参数提取提取/网表一致性检查网表一致性检查后仿真后仿真 产生测试产生测试 向量向量行为仿真行为仿真逻辑图逻辑图综合综合 生成延迟生成延迟文件文件单元库单元库Foundry

38、标准单元设计方法的设计过程标准单元设计方法的设计过程 走线原则：走线原则：电源和地线一般要求从单元左右边进出，信号电源和地线一般要求从单元左右边进出，信号端从上下进出。端从上下进出。电源线放在单元外，在布线通道内，便于根据单电源线放在单元外，在布线通道内，便于根据单元功率要求调整宽度，从各单元引出端口。元功率要求调整宽度，从各单元引出端口。标准单元设计标准单元设计积木块设计方法：积木块设计方法： BBLBBL方法方法（通用单元设计方法）（通用单元设计方法） 布图特点：任意形状的单元（一般为矩形或布图特点：任意形状的单元（一般为矩形或“L”L”型）、型）、任意位置、无布线通道任意位置、无布线通道

39、 BBLBBL单元：较大规模的功能块（如单元：较大规模的功能块（如ROMROM、RAMRAM、ALUALU或模拟电或模拟电路单元等），单元可以用路单元等），单元可以用GAGA、SCSC、PLDPLD或全定制方法设计或全定制方法设计积木块单元设计的芯片布局示意图积木块单元设计的芯片布局示意图门阵列设计方法（门阵列设计方法（GAGA方法方法） 门阵列设计技术是一种母片半定制技术，它是在门阵列设计技术是一种母片半定制技术，它是在一个芯片上把结构和形状完全相同的单元排列成一个芯片上把结构和形状完全相同的单元排列成阵列。阵列。 每个单元内部含有若干器件，单元之间留有布线每个单元内部含有若干器件，单元之间

40、留有布线通道，通道宽度和位置固定，并预先完成接触孔通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片。和连线以外的芯片加工步骤，形成母片。门阵列设计方法（门阵列设计方法（GAGA方法方法） 然后根据不同的应用，设计出不同的接触孔版和然后根据不同的应用，设计出不同的接触孔版和金属连线版，在单元内部通过不同的连线使单元金属连线版，在单元内部通过不同的连线使单元实现各种门的功能。实现各种门的功能。 再通过单元间连线实现所需电路功能。再通过单元间连线实现所需电路功能。 通过制作接触孔和金属连线掩膜版、工艺流片、通过制作接触孔和金属连线掩膜版、工艺流片、封装、测试完成专用集成电

41、路制造。封装、测试完成专用集成电路制造。 门阵列方法的设计特点：设计周期短，设门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路要求设计时间短、数量相对较少的电路 不足：设计灵活性较低；门利用率低；芯不足：设计灵活性较低；门利用率低；芯片面积浪费片面积浪费 门海设计技术：针对门阵列中芯片面积利门海设计技术：针对门阵列中芯片面积利用率较低的问题而提出的，单元四周均可用率较低的问题而提出的，单元四周均可以布线，而且布线通道可调。以布线，而且布线通道可调。 特点：门利用率高，集成密度大，布线灵特点：门利用

42、率高，集成密度大，布线灵活，保证布线布通率。活，保证布线布通率。 激光扫描阵列：特殊的门阵列设计方法激光扫描阵列：特殊的门阵列设计方法 对于一个特殊结构的门阵列母片，片上晶体对于一个特殊结构的门阵列母片，片上晶体管和逻辑门之间都有电学连接管和逻辑门之间都有电学连接，用专门的激光用专门的激光扫描光刻设备切断不需要连接处的连线扫描光刻设备切断不需要连接处的连线，实现实现ASICASIC功能。功能。 只需一步刻铝工艺，加工周期短；只需一步刻铝工艺，加工周期短；采用激光扫描曝光，省去了常规门阵列方法中的制采用激光扫描曝光，省去了常规门阵列方法中的制版工艺。但制备时间较长。版工艺。但制备时间较长。 一般

43、用于小批量一般用于小批量(200(20020002000块块)ASIC)ASIC的制造的制造可编程逻辑器件设计方法可编程逻辑器件设计方法 概念：概念：用户通过生产商提供的通用器件自行进行用户通过生产商提供的通用器件自行进行现场编程现场编程和制造，得到所需的专用集成电路。和制造，得到所需的专用集成电路。 现场编程现场编程是指是指采用熔断丝、电写入等方法对已制采用熔断丝、电写入等方法对已制备好的通用器件实现编程，得到所需的逻辑功能。备好的通用器件实现编程，得到所需的逻辑功能。 特点：特点：不需要制作掩模版和进行微电子工艺流片，不需要制作掩模版和进行微电子工艺流片，只需要采用相应的开发工具就可完成设

44、计，有些只需要采用相应的开发工具就可完成设计，有些器件还可以多次擦除，易于系统和电路设计。器件还可以多次擦除，易于系统和电路设计。 与与SCSC、BBLBBL、GAGA设计方法相比，设计周期短，设计设计方法相比，设计周期短，设计开发费用最低。开发费用最低。 可编程逻辑电路设计方法主要包括可编程逻辑器可编程逻辑电路设计方法主要包括可编程逻辑器件设计件设计(Programmable Logic Device,PLD)(Programmable Logic Device,PLD)方法和方法和现场可编程门阵列现场可编程门阵列(Field Programmable Gate (Field Program

45、mable Gate ArrayArray，FPGA)FPGA)方法等。方法等。 可编程逻辑器件分类可编程逻辑器件分类 PROMPROM、EPROMEPROM、EEPROMEEPROM、PLAPLA、PALPAL、GALGAL 可编程逻辑阵列（可编程逻辑阵列（PLAPLA）：实现数字逻辑）：实现数字逻辑基本思想：组合逻辑可以转换成与基本思想：组合逻辑可以转换成与- -或逻辑或逻辑 基本结构：基本结构：PLAPLA基本结构基本结构“与与”矩阵矩阵“或或”矩阵矩阵X1X2XnP1PmO1O2O3Op由输入变量组成由输入变量组成“与与”矩阵，并将其输出馈入到矩阵，并将其输出馈入到“或或”矩阵，设计人

46、员通过对与矩阵，设计人员通过对与-或矩阵进行编程处理，得或矩阵进行编程处理，得到所需要的逻辑功能。到所需要的逻辑功能。可编程阵列逻辑可编程阵列逻辑(PAL)(PAL)和通用阵列逻辑和通用阵列逻辑(GAL)(GAL) PLAPLA器件在实现较简单电路时比较浪费，在器件在实现较简单电路时比较浪费，在此基础上发展了此基础上发展了PALPAL和和GALGAL。 PALPAL：固定或矩阵（八个输入端即可满足逻：固定或矩阵（八个输入端即可满足逻辑组合要求），可编与矩阵（输入项可增辑组合要求），可编与矩阵（输入项可增多），采用熔丝工艺，一旦编程，无法改多），采用熔丝工艺，一旦编程，无法改写。写。 结构简化、

47、工艺简单结构简化、工艺简单 现场编程现场编程 不同输出结构选用不同的不同输出结构选用不同的PALPAL器件器件 GALGAL：固定或矩阵：固定或矩阵 浮栅工艺：控制栅上施加足够高的电压且漏浮栅工艺：控制栅上施加足够高的电压且漏端接地时，浮栅上将存储负电荷，当控制栅接端接地时，浮栅上将存储负电荷，当控制栅接地而漏端加适当的正电压时，浮栅将放电，实地而漏端加适当的正电压时，浮栅将放电，实现了电编程；具有不挥发性，掉电后不用重新现了电编程；具有不挥发性，掉电后不用重新编程编程提高可编程速度和器件速度提高可编程速度和器件速度电擦写，可重复编程，不需要窗口式的封电擦写，可重复编程，不需要窗口式的封装装具

48、有安全保护单元具有安全保护单元编程方式：现场编程编程方式：现场编程 PALPAL和和GALGAL的器件密度较低，几百门。的器件密度较低，几百门。 近年来出现高密度可编程逻辑器件近年来出现高密度可编程逻辑器件HDPLDHDPLD、系、系统内编程逻辑器件统内编程逻辑器件IS-PLDIS-PLD现场可编程门阵列现场可编程门阵列(FPGA)(FPGA)（逻辑单元阵列）（逻辑单元阵列） 集成度高，使用灵活，引脚数多集成度高，使用灵活，引脚数多( (可多达上千针可多达上千针) )，可以实现更为复杂的逻辑功能可以实现更为复杂的逻辑功能 不是与或结构，以可配置逻辑功能块不是与或结构，以可配置逻辑功能块（con

49、figurable logic blockconfigurable logic block）排成阵列，功能）排成阵列，功能块间为互连区，输入块间为互连区，输入/ /输出功能块输出功能块IOBIOB 可编程的内部连线：特殊设计的通导晶体管和可可编程的内部连线：特殊设计的通导晶体管和可编程的开关矩阵编程的开关矩阵 CLB CLB、IOBIOB的配置及内连编程通过存储器单元阵列的配置及内连编程通过存储器单元阵列实现实现布图方法的比较 算法级寄存器级门级逻辑网表/逻辑图电路图符号图版图确定BBL单元/标准单元子系统ABC、DEG、HDJ确定PLA图形确定布线F、IA:全定制法，B:符号法C:标准单元法

50、D:积木块法，E:门阵列法，F:掩膜编程PLA法G:现场编程PLA法H:FPGA法I:激光扫描阵列J:硅编译法设计技术 全定制 符号图 积木块(BBL) 标准单元 掩膜编程PLA 门阵列 现场编程PLD和FPGA 定制情况 全定制 全定制 定制 定制 定制 半定制 要求IC生产商提供 工艺文件及设计规则 工艺文件 BBL单元库 标准单元库 PLA单元库 门单元库 PLD器件FPGA器件 向IC生产商提供 版图数据 符号版图 逻辑网表及测试向量 逻辑网表及测试向量 逻辑网表及测试向量 逻辑网表及测试向量 基片状况 无 无 无 无 无 有 无 基于单元情况 基于BBL 单元 基于标准 单元 基于P

51、LA 单元 基于门单元 单元的几何形状 任意形状的矩形 等高不等宽的矩形 完全相同的矩形 单元的电路属性 可有子系统功能 有单元电路功能 无电路属性 布线状况 BBL布线 宽度可变的布线通道 等宽的布线通道 掩膜版数目(单层金属) 全套 全套 全套 全套 全套 12 设设计计技技术术 全全定定制制 符符号号图图 积积木木块块(BBL) 标标准准单单元元 掩掩膜膜编编程程PLA 门门阵阵列列 现现场场编编程程PLD 功功能能/面面积积 + + + + 电电路路速速度度 + + + + + 设设计计出出错错率率 + + + + 重重新新设设计计的的可可能能性性 + + + + + 可可测测性性 +

52、 + + 设设计计效效率率 + + + + 适适合合批批量量 105 105 104 104 102 103 103 102 +：最高；+：高；-：中等；-：较低；-：最低兼容设计方法兼容设计方法 不同的设计方法有各自的优势，如果把它们优化不同的设计方法有各自的优势，如果把它们优化组合起来，则有望设计出性能良好的电路。组合起来，则有望设计出性能良好的电路。 以微处理器为例以微处理器为例数据逻辑：位片式或阵列结构网络，图形重复多：数据逻辑：位片式或阵列结构网络，图形重复多：BBLBBL方法，方法，ALUALU、移位器、寄存器等作为单元进行人工全定、移位器、寄存器等作为单元进行人工全定制设计制设计

53、 随机控制逻辑：差别较大，随机控制逻辑：差别较大，SCSC或或PLAPLA方法实现方法实现 存储器：存储器：ROMROM或或RAMRAM实现实现版图设计方法确定功能划分BBL单元、存储器、PLA设计芯片平面布局外围布线顶层功能块版图设计版图检查验证功能分析、性能验算兼容设计过程兼容设计过程数据逻辑、控数据逻辑、控制逻辑、存储制逻辑、存储器管理、外部器管理、外部总线控制及时总线控制及时钟等顶层功能钟等顶层功能块及相应子功块及相应子功能块能块可测性设计技术可测性设计技术 什么是集成电路测试？什么是集成电路测试？对制造出的电路进对制造出的电路进行功能和性能检测，检测并定位出电路的故障，行功能和性能检测，检测并定位出电路的故障，用尽可能短的时间挑选出合格芯片。用尽可能短的时间挑选出合格芯片。 集成电路测试的特殊性集成电路测试的特殊性 什么是可测性设计？什么是可测性设计？在尽可能少地增加附在尽可能少地增加附加引线脚和附加电路，并使芯片性能损失最小加引线脚和附加电路，并使芯片性能损失最小的情况下，满足电路可控制性和可观察性的要的情况下，满足电路可控制性和可观察性的要求求可控制：可控制：从输入端将芯片内部逻辑电路置于指定从输入端将芯片内部逻辑电路置于指定状态状态可观察：可观察：直接或间接地从外部观察内部电路的状直接或间接地从外部观察内部电路的