《数字逻辑》实验指导书

1、数字逻辑实 验 指 导 书计算机科学系硬件教研室二一三年九月实验一 基本逻辑门和逻辑电路一、实验目的1掌握TTL与非门、或非门和异或门的输入与输出之间的逻辑关系；2掌握组合逻辑电路的基本分析方法；3熟悉TTL小规模数字集成电路的外型、引脚和使用方法；4初步掌握“TDS-4数字系统综合实验平台”和常规实验仪器的使用方法。二、实验器件和设备1四2输入与非门74LS001片2四2输入或非门74LS281片3四2输入异或门74LS861片4三态输出的四总线缓冲器74LS1251片5TDS-4数字系统综合实验平台1台6万用表1个三、实验内容1按图1.1测试与非门、或非门和异或门的输入和输出的逻辑关系；图

2、1.1 基本逻辑门2测试并分析下图1.2逻辑电路的功能。图1.2 组合逻辑电路四、实验提示1将被测器件插入实验台上的14芯插座中，器件的引脚7与实验台的“地(GND)”连接，引脚14与实验台的+5V连接；2用实验台的电平开关输出作为被测器件的输入，拨动开关，则改变器件的输入电平；3将被测器件的输出引脚与实验台上的电平指示灯连接，指示灯亮表示输出电平为1，指示灯灭表示输出电平为0；4用万用表的电压档测量被测器件的输入引脚和输出引脚的电压值。五、实验报告要求1分别用真值表和电压值表的形式表示实验内容1的结果；2用真值表的形式表示实验内容2的结果，写出电路的逻辑函数并分析其功能。实验二 译码器、编码

3、器和数据选择器一、实验目的1掌握译码器、编码器、数据选择器的逻辑功能和使用方法；2掌握TTL中规模集成电路的应用方法。二、实验器件和设备13-8线译码器74LSl38 1片28-3线优先编码器74LS1481片3双4选1数据选择器74LSl53 1片4TDS-2数字电路实验系统 1台5万用表或逻辑笔 1个三、实验内容1测试3-8线译码器74LSl38的逻辑功能。使能输入端G1、G2A、G2B和编码输入端C0、C1、C2分别接电平开关，译码输出端Y0Y7分别接LED指示灯。改变输入G1、G2A、G2B和C2、C1、C0的电平，观察并记录输出Y0Y7的状态；2测试8-3线优先编码器74LSl48的

4、逻辑功能。使能端EI和信号输入端I0I7分别接电平开关，编码输出端C2C0分别接LED指示灯。改变EI和I0I7的电平，观察并记录输出C2C0的状态；3测试74LSl53中一个4选1数据选择器的逻辑功能。使能端G、数据选择端S0 S1和数据输入端D0D3分别接电平开关，输出端Y接LED指示灯。改变输入G、S0 S1及D0D3的电平，观察并记录输出Y的状态； a）3-8线译码器 b）8-3线优先编码器 c）四选一数据选择器图2.1 译码器、编码器、数据选择器4SN74LS153芯片集成了2个四选一数据选择器，并且2个数据选择器共用相同的数据选择输入端B、A。图2-2是SN74LS153的扩展应用

5、，测试该电路，分析推导出电路的逻辑函数，并说明其工作原理。四、实验报告要求1根据实验作出74LS138、74LS148和74LSl53的功能表；2分析74LS138输入端G1、G2A、G2B的功能，分析74LS153输入端G的功能；3写出三人多数表决器的设计过程，画出逻辑电路图，并以真值表的形式表示测试结果。 图2.1 74LS153的应用实验三 组合逻辑电路一、实验目的1掌握组合逻辑分析和设计的方法；2掌握TTL中规模集成电路的应用方法。二、实验器件和设备1双4选1数据选择器74LSl53 1片2四2输入与非门74LS00 1片3四2输入异或门74LS862片4TDS-2数字电路实验系统 1

6、台5万用表或逻辑笔 1个三、实验内容1SN74LS153芯片集成了2个四选一数据选择器，并且2个数据选择器共用相同的数据选择输入端B、A。图3-1为运用SN74LS153进行设计的组合逻辑电路图，测试该电路，分析、推导出电路的逻辑函数，并说明电路的功能。 图3-1 组合逻辑2按表3-1给出的8421码与循环码的对应表，设计一个实现8421码到循环码的转换电路，并测试验证该电路。四、实验报告要求1给出实验内容1的测试结果以及结果分析、推导过程；2给出实验内容2完整的设计过程以及电路的测试结果。实验四 触发器一、实验目的1掌握基本SR触发器、门控D触发器、D触发器和JK触发器的工作原理及使用方法。

7、二、实验器件和设备1四2输人正与非门74LS001片2六反相器74LS04 1片3双D触发器74LS74 1片4双J-K触发器74LS731片5TDS-2数字电路实验系统 1台5万用表或逻辑笔 1个三、实验内容1测试由与非门74LS00构成的基本SR触发器的功能（图4-1a）。输入、接电平开关，输出Q、端接LED指示灯，改变、的电平，观测并记录Q、的值；2测试由与非门74LS00和反相器74LS04构成的门控D触发器的功能（图4-1b）。输入D、EN接电平开关，输出Q、端接LED电平指示灯，改变D、EN的电平，观测并记录Q、的值； a）基本SR锁存器 b）门控D锁存器图4-1 基本SR触发器和

8、门控D触发器3测试双D触发器74LS74中一个D触发器的功能（图4-2a）。将数据端D、复位端CLR、置位端PR分别接电平开关，时钟端CLK接单脉冲按钮，输出端Q、接LED指示灯。改变D、CLR、PR的电平后，再按单脉冲按钮，观察并记录Q、的值。4测试双J-K触发器74LS73中一个J-K触发器的功能（图4-2b）。将输入端J、K和复位端CLR分别接电平开关，时钟端CLK接单脉冲按钮，输出端Q、接LED指示灯。改变J、K、CLR的电平后，再按单脉冲按钮，观察并记录Q、的值。 a）D触发器 b）J-K触发器 c）D触发器二分频电路图4-2 集成触发器5图4-2c为由D触发器（74LS74A）构成

9、的二分频电路，使用手动脉冲测试该电路。四、实验提示174LS73引脚11是GND，引脚4是VCC。2D触发器74LS74是上升沿触发，JK触发器74LS73是下降沿触发；3在测试D触发器和J-K触发器时，注意CLK在按下之前和按下之后对输出Q/的影响。五、实验报告要求1根据实验内容14的结果作出各触发器的功能表；2根据实验内容5的实验结果画出电路的数字波形图，并分析电路的工作原理。实验五 计数器一、实验目的1掌握异步计数器和同步计数器的工作原理；2掌握集成同步十进制计数器74LSl62的功能和使用方法。二、实验器件和设备1双J-K触发器74LS732片2同步4位BCD计数器74LS1621片3

10、四2输人正与门74LS081片4TDS-2数字电路实验系统1台三、实验内容1图5-1为由J-K触发器构成的3位异步二进制计数器。输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。图5-1 3位异步二进制计数器2图5-2为由J-K触发器构成的3位同步二进制计数器。输出Q2、Q1、Q0分别接LED指示灯，使用单脉冲做为计数时钟，测试计数器的功能，观测计数状态，并记录。图5-2 3位同步二进制计数器图5-3 4位同步十进制计数器3图5-3为集成4位同步十进制计数器74LSl62的应用图例，RCO、QD、QC、QB、QA分别LED指示灯，使用单脉冲

11、做为计数时钟，测试计数器的功能，观测计数状态，并记录。四、实验报告要求1作出实验内容1和2的功能表，并画出在连续计数脉冲下Q2、Q1、Q0的波形图；2根据实验3的结果画出在连续计数脉冲下RCO、Q2、Q1、Q0的波形图。实验六 集成计数器的应用一、实验目的1掌握计数器74LSl62的功能和级连方法；2掌握任意模计数器的构成方法。二、实验说明1计数器器件是应用较广的器件之一。它有很多型号，各自完成不同的功能，供不同的需要选用。本实验选用十进制BCD同步计数器74LSl62作为实验用器件，其引脚图见附录A。Clock是时钟输入端，上升沿触发计数触发器翻转。使能端P和T均为高电平时允许计数，使能端T

12、为低电平时禁止进位Carry产生。同步预置端Load加低电平时，在下一个时钟的上升沿将计数器置为预置数据端的值。清除端Clear为同步清除，低电平有效，在下一个时钟的上升沿将计数器复位为0。在计数值等于9时，进位位Carry为高，脉宽是1个时钟周期，可用于级联。2实验前应充分了解74LSl62的特性，并按实验内容的要求设计出实验电路。三、实验所用器件和设备1同步4位BCD计数器74LS1622片2二输入四与非门74LS001片3TDS-2数字电路实验系统1台四、实验内容1用1片74LSl62和1片74LS00并采用复位法构成一个模7计数器。输出QD、QC、QB、QA分别接LED指示灯，使用单脉

13、冲做为计数时钟，观测计数状态，并记录。2用1片74LSl62和1片74LS00并采用置位法构成一个模7计数器。输出QD、QC、QB、QA分别接LED指示灯，使用单脉冲做为计数时钟，观测计数状态，并记录。3用2片74LSl62和1片74LS00构成一个模60计数器。2片74LSl62的QD、QC、QB、QA分别接两个数码管的D、B、C、A，使用单脉冲做为计数时钟，观测数码管数字的变化，并记录。五、实验前要求1实验前应认真准备，仔细设计出实验方案，画出完整的实验电路图和实验接线图。六、实验报告要求1画出复位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD、QC、QB、QA的状态转移表。画出

14、连续计数脉冲下QD、QC、QB、QA波形图。2画出置位法构成的模7计数器的电路图，写出单脉冲做计数脉冲时，QD、QC、QB、QA的状态转移表。画出连续计数脉冲下QD、QC、QB、QA波形图。3画出模60计数器电路图。实验七 时序逻辑电路一、实验目的1掌握时序逻辑电路的分析和设计方法。二、实验所用器件和设备1双J-K触发器74LS732片2双D触发器74LS74 2片3四2输人正与非门74LS001片4TDS-2数字电路实验系统1台三、实验内容1图7-1为由J-K触发器构成的同步计数器，请用实验的方法做出电路完整的状态转移表、状态转移图和波形图（Clock采用手动脉冲）。图7-1 同步计数器2用

15、D触发器（74LS74）和与非门（74LS00）设计一个按循环码规律工作的计数器，其编码为：000001011111101100000，并通过实验的方法验证设计的准确性。四、实验提示1对于实验内容1，必要时可将J-K触发器的J和清零端CLR接到电平开关，以便能够手动迫使计数器进入某个特定的初始状态。2对于实验内容2，必要时可将D触发器的置位端PR和清零端CLR接到电平开关，以便能够手动迫使计数器进入某个特定的初始状态。五、实验报告要求1对于实验内容1，应认真规划实验步骤，做好实验记录，并做出完整的状态转移表、状态转移图和波形图；2对于实验内容2，应包含完整的设计过程（编码方案、状态转移表、激励

16、方程和电路图）、实验步骤和实验记录。 实验八 GAL组合逻辑一、实验目的1以GAL16V8为例，了解GAL的工作原理、特性和使用方法；2初步掌握使用ABEL-HDL语言编程实现较复杂的组合逻辑的功能。二、实验所用器件和设备1GALl6V81片2GAL编程系统 1套3TDS2数字电路实验系统1台三、实验内容1设计一个4-1数据选择器并测试其功能；2设计一个3-8译码器并测试其功能；3设计一个8-3编码器并测试其功能。四、实验提示1）首先按功能要求设计逻辑函数，然后用ABEL-HDL语言描述；2）用ispExpert软件实现设计输入和编译综合，生成JEDEC类型的文件；3）用编程器将JEDEC文件

17、写入GALl6V8器件，然后进行测试并记录。四、实验报告要求1写出实验的功能表（或逻辑函数）和ABEL语言程序；2给出器件测试的实验步骤和实验记录。实验九 GAL时序逻辑一、实验目的1以GAL16V8为例，了解GAL的工作原理、特性和使用方法；2初步掌握使用ABEL-HDL语言编程实现较复杂的时序逻辑的功能。二、实验所用器件和设备1GALl6V81片2GAL编程器系统1套3TDS2数字电路实验系统1台三、实验内容1设计一个4位格雷码计数器。格雷码的编码规则规则，任何相邻的两个编码中只有1个二进制位状态不同，表2给出两组最常用的格雷码的编码值，本实验只要求实现一种格雷码方案，从上面两个方案中任选

18、其一。表2 格雷码十进制数格雷码(1)格雷码(2)0000000001000101002001101103001000104011010105111010116101000117100000018110010019010010002设计一个4位可逆BCD计数器。四、实验提示1）首先按功能要求设计逻辑函数，然后用ABEL-HDL语言描述；2）用ispExpert软件实现设计输入和编译综合，生成JEDEC类型的文件；3）用编程器将JEDEC文件写入GALl6V8器件，然后进行测试（用单脉冲）并记录。五、实验报告要求1写出实验的功能表（或逻辑函数）和ABEL语言程序；2给出器件测试的实验步骤和实验记

19、录。实验十 小型控制器一、实验目的1掌握基于计数器的小型控制器的设计方法；2进一步掌握使用ABEL-HDL语言编程实现较复杂的逻辑电路的能力。二、实验所用器件和设备1GALl6V81片2GAL编程器系统1套3TDS2数字电路实验系统1台三、实验内容1设计一个4位格雷码计数器。格雷码的编码规则规则，任何相邻的两个编码中只有1个二进制位状态不同，表2给出两组最常用的格雷码的编码值，本实验只要求实现一种格雷码方案，从上面两个方案中任选其一。表2 格雷码十进制数格雷码(1)格雷码(2)00000000010001010020011011030010001040110101051110101161010

20、00117100000018110010019010010002设计一个4位可逆BCD计数器。四、实验提示1）首先按功能要求设计逻辑函数，然后用ABEL-HDL语言描述；2）用ispExpert软件实现设计输入和编译综合，生成JEDEC类型的文件；3）用编程器将JEDEC文件写入GALl6V8器件，然后进行测试（用单脉冲）并记录。五、实验报告要求1写出实验的功能表（或逻辑函数）和ABEL语言程序；2给出器件测试的实验步骤和实验记录。附录A 常用实验器件引脚图151、四2输入正与非门74LS001A1B1Y2A2B2YGNDVCC4B4A4Y3B3A3Y1234567141312111098AB

21、Y2、六反向器74LS041A1Y2A2Y3A3YGNDVCC6A6Y5A5Y4A4Y1234567141312111098AY3、四2输入正或非门74LS281Y1A1B2Y2A2BGNDVCC4Y4B4A3Y3B3A1234567141312111098ABY4、四2输入异或门74LS861A1B1Y2A2B2YGNDVCC4B4A4Y3B3A3Y1234567141312111098ABY5、双J-K触发器（带清除端）74LS73A1CLK1CLR1KVcc2CLK2CLR2J1J1Q1QGND2K2Q2Q1234567141312111098QQJCLKKCLRJ-K触发器真值表输 入

22、输 出CLRCLKJKQLXXXLHHLLQ0HLHLHHHH翻转HHXXQ06、双D正边沿触发器（带预置和清除端）74LS741CLR1D1CLK1PR1Q1QGNDVcc2CLR2D2CLK2PR2Q2Q1234567141312111098QQPRDCLKCLRD触发器真值表输 入输 出PRCLRCLKDQLHXXHLHLXXLHLLXXHHHHHHLHHLLHHHLXQ07、三态输出的四总线缓冲器74LS1251C1A1Y2C2A2YGNDVCC4C4A4Y3C3A3Y1234567141312111098Y=AC为高时输出禁止ACY8、双2:4线译码器/分配器74LS1391G1A1B1Y01Y1