LCD_驱动原理课件

1、BOE Copyright 2009A bit of progress every day！LCD 驱动原理驱动原理QA-QE 李绚李绚5 5G GBOE Copyright 2009A bit of progress every day！uTFT-LCD驱动电路信号uTFT-LCD驱动电路模块BOE Copyright 2009A bit of progress every day！第一部分 TFT-LCD驱动电路信号BOE Copyright 2009A bit of progress every day！图象表示规格名称解像度长宽比Color Graphics AdapterCGA320

2、2008:5Enhanced Graphics AdapterEGA64035064:35Video Graphics ArrayVGA6404804:3Super VGASVGA8006004:3eXtended Graphics ArrayXGA10247684:3Engineering Work StationSPARC115290032:25Super XGASXGA128010245:4Ultra XGAUXGA160012004:3High Definition TVHDTV1920108016:9Quadrable XGAQXGA204815364:316SVGA32002400

3、4:3液晶显示器的图象表示规格BOE Copyright 2009A bit of progress every day！TFT-LCD 模块电路驱动方框图DC/DC converter Timing ControllerSource driver ICGate driverIC Interface connectordataTTL / LVDSTTL / RSDS/ Mini-LVDSVddGammaLCCsVcomdataVcomstv,cpv sth,cph,load,mpolBOE Copyright 2009A bit of progress every day！VESA了解视频电子

4、标准协会（Video Electronics Standards Association, VESA）是由代表来自世界各地的、享有投票权利的140多家成员公司的董事会领导的非盈利国际组织，总部设立于加利福尼亚州的Milpitas，自1989年创立以来，一直致力于制订并推广显示相关标准。主页：/VESA总线(Vedio Electronic Standard Association)是一个32位标准的计算机局部总线，是针对多媒体PC要求高速传送活动图象的大量数据应运而生的。它的数据传输率最高可达132Mbytes/s。它的许多引线引自CPU，因而负载能力相对较

5、差。随着Pentium级计算机的不断普及，PCI总线产品所占的市场份额日渐提高，VESA总线产品将面临被淘汰的趋势。 BOE Copyright 2009A bit of progress every day！VESA标准下TFT-LCD时序构成 Active pixelsT/L BorderB/R Border数据信号同步信号后沿前沿解析度XGA 60HzXGA 75HzSXGA60HzSXGA75Hz行信号有效像素1024 pixels1024 pixels1280 pixels1280 pixels无效像素320 pixels288 pixels408 pixels408 pixels行

6、右边缘0 pixels0 pixels0 pixel0 pixel行前沿24 pixels16 pixels48 pixels16 pixelsSync宽度136 pixels96 pixels112 pixels144 pixels行后沿160 pixels166 pixels248 pixels248 pixels行左边缘0 pixels0 pixels0 pixel0 pixel场信号有效行768 lines768 lines1024 lines1024 lines无效行38 lines32 lines42 lines42 lines场上边缘0 line0 line0 line0 lin

7、e场前沿 3 lines1 lines1 line1 line场Sync宽度6 lines3 lines3 lines3 lines场后沿29 lines28 lines38 lines38 lines场下边缘0 line0 line0 line0 line像素时钟频率65 MHz(15.4nS)78.5 MHz(12.7nS)108 MHz (9.3nS)135 MHz(7.4nS)BOE Copyright 2009A bit of progress every day！TFT-LCD Block Input Signal TFT-LCD模块输入信号类型有： 1）CMOS/TTL 输入信号

8、 2）低压差分(LVDS) 输入信号信号分类：数据信号，控制信号，时钟信号。其中数据信号即数字视频信号，转移到显示单元上即8Bit灰度数据。BOE Copyright 2009A bit of progress every day！CMOS/TTL输入的数据信号线和T/CON Pin是 1:1连接，控制信号和时钟信号需要 另外的通道输入；信号线上3.3V代表数据“1”, 0V代表数据“ 0”。3.3V0V3.3V0VClockData 0 1CMOS/TTL信号BOE Copyright 2009A bit of progress every day！CMOS/TTL信号通信pin脚连接示意图

9、(单通道模式)Timing ControllerR0R1.R6R7。B0B1.B6B7。G0G1.G6G7R通道G通道B通道BOE Copyright 2009A bit of progress every day！CMOS/TTL输入数据结构两种模式对比 DE 信 号 时 钟 CLK R0： 7 G0： 7 B0： 7 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 1 2 3 4 1022 1023 1024 无 效 无 效 无 效 无 效 数 据 无 效 数 据 无 效 数 据 CMOS/TTL单通

10、道数据结构 DE 信 号 时 钟 CLK GE0： 7 BE0： 7 0 1 510 511 无 效 无 效 无 效 数 据 无 效 数 据 RE0： 7 无 效 无 效 数 据 R00： 7 R20： 7 R10220:7 R10200:7 G00： 7 G20： 7 G10220:7 G10200:7 B00： 7 B20： 7 B10220:7 B10200:7 RO0： 7 无 效 无 效 数 据 R10： 7 R30： 7 R10230:7 R10210:7 GO0： 7 无 效 无 效 数 据 G10： 7 G30： 7 G10230:7 G10210:7 BO0： 7 无 效 无

11、 效 数 据 B10： 7 B30： 7 B10230:7 B10210:7 CMOS/TTL双通道数据结构BOE Copyright 2009A bit of progress every day！Single-port mode & Dual-port mode在单通道模式时，一个时钟周期内，R、G、B三个独立通道分别为R&G&B三个Dot传递一个灰度数据，即一个完整的Pixel灰度。在双通道模式时，R、G、B三个独立通道又被分别分为两个奇偶通道，奇数通道为奇数像素传递数据，偶数通道则为偶数像素传递数据，一个时钟周期内，同样也是传递一个完整的Pixel灰度。双通道增加了T/Con芯片的连接

12、Pin数，但是同样也提高了数据传输速度。BOE Copyright 2009A bit of progress every day！Timing ControllerTiming ControllerPair 1 +Pair 1 -Pair 2 +Pair 2 -Pair 3 +Pair 3 -Pair 4 +Pair 4 Clock0V1.2V0V1.2VData200mV200mV-+- 0 1对8bit灰度数据来说，在四对线上传输CMOS/TTL信号，包括数据信号，控制信号和时钟信号：R0R7，B0B7，G0G7，Hsyc，Vsyc， DE；利用+Pair和-Pair之间的电压差表示数据

13、“1”，相反就是数据“0”。LVDS信号BOE Copyright 2009A bit of progress every day！LVDS 信号特征在一个时钟周期内每个通道连续传送7Bit（R&G&B）。与TTL相比，信号线的引线数变少，TCON的尺寸大小就可以变小。与TTL信号相比，信号的振幅变小，减少EMI。LVDS Signal的认识Differential Signal= (+ Pair)-(- Pair)BOE Copyright 2009A bit of progress every day！LVDS信号传输示意图传输8bit灰度数据需要四个差分通道，与CMOS/TTL信号传输的

14、区别就是RGB没有独立通道，通道03均可以传输RGB灰度数据，且在一个周期内传输一个完整的Pixel灰度数据。BOE Copyright 2009A bit of progress every day！LVDS接口的数据格式 LV D S 的 逻 辑 连 接 图 图 象 控 制 器 LVDS 发送器 LVDS 接受器 时 序 控 制 器 数 据 通 道0 数 据 通 道1 数 据 通 道2 时 钟 通 道 2 4 /3 6 位 图 像 数 据 2 4 /3 6 位 图 像 数 据 D E C lo ck 8 位控制信号：Hsync, Vsync, CTL03 D E C lo ck 8 位控制

15、信号：Hsync, Vsync, CTL03 数数数 据据据 通通通 道道道33 3 0 通 道0 通 道1 通 道2 通通 道道3 3 1 个 周期 时 钟 通 道 前1 个 周期 后1 个 周期 R 0 R 1 R 2 R 3 R 4 R 5 G 0 R 0 G 1 B 1 B 0 G 5 G 4 G 3 G 2 G 1 B 2 B 3 B 4 B 5 行 同 步 帧 同 步 使 能 G 0 R 5 B 1 B 0 使 能 帧 同 步 G 2 R 1 B 2 B 3 R 6 R 7 G 6 G 7 B 6 B 7 R 7 R 6 T /7 B 7 BOE Copyright 2009A b

16、it of progress every day！ CMOS/TTL信号传输采用并口方式，即8位灰度数据同时通过并行线进行传送，这样数据传送速度大大提高，但并行传送的线路长度受到限制，因为长度增加，干扰就会增加，数据也就容易出错。 LVDS信号传输采用多通道串口方式。串口是每条通道顺序传输8位灰度数据。但是并口并不比串口传输速度快，由于8位通道之间的互相干扰，传输时速度就受到了限制。而且当传输出错时，要同时重新传8个位的数据。串口没有干扰，传输出错后重发一位就可以了。所以要比并口快。再加上LVDS信号有四条通道传输8位数据，这样比CMOS/TTL传输通道要快许多。BOE Copyright 2

17、009A bit of progress every day！接口类型 DVI接口 LDI接口 TTL接口 输入信号类型 差分电压 差分电压 TTL电平 驱动信号类型 单端电流驱动 回路电流驱动 电压 最大频率 165MHz 162MHz 65MHz 电源电压 3.3V 3.3V 5V 功耗 小 小 大 门槛电压 150mV 100mV 2.4V 时钟线 1对两根 1对两根 1或2根 连接线类型 带屏蔽的双绞线 双绞线 6bit XGA 数据连接线 3对6根 3对6根 18根单线 8bit XGA 数据连接线 3对6根 4对8根 24根单线 8bit QXGA 数据连接线 3对双口12根 6对

18、双口24根 四口96根 连接器（对QXGA） 24/29针 36针 101针 TFT-LCD 模块接口的比较BOE Copyright 2009A bit of progress every day！T/CON的定义T/CON : Timing Controller的简写，信号控制器。将从外部供给的数据信号、控制信号以及时钟信号分别转换成适合于驱动IC的数据信号、控制信号、时钟信号。它的功能是色度控制和时序控制。Control SignalControl Signal 的种类的种类 lFor Source Driver ICFor Source Driver IClSTH (Start Hor

19、izontal):行数据的开始信号lCPH (Clock Pulse Horizontal):源驱动器的时钟信号（数据的同步信号）lTP or Load (Data Output from Driver IC to Panel):数据从源驱动器到 显示器的输出信号lMPOL (Data Polarity Inversion):为了防止液晶老化，在液晶上的电压要求极性反转lFor Gate Driver IClSTV (Start Vertical):Gate开始lCPV (Clock Pulse Vertical):Gate的同期信号lOE1 (Output Enable):Gate Outp

20、ut ControllOE2 (Multi Level Gate):多灰度等级用的信号BOE Copyright 2009A bit of progress every day！驱 动 原 理驱 动 原 理1.输入到T/CON的信号：（1）TTL（ Transistor Transistor Logic）u输入 Data与 T/CON Pin以 1:1 Connectingu并行方式传输，在一个Clock内同时传输6Bit数据3.3V0V3.3V0VClockData 0 1BOE Copyright 2009A bit of progress every day！（2）LVDS（Low Vo

21、ltage Differential Signal)Clock0V1.2V0V1.2VData200mV200mV-+- 0 1u在Clock 1 Period内，有7个Bit成Serial传送。u+Pair在Pair之上时取 1的值, 相反取0的值。u与TTL相比，信号的线数减少，因此T/CON的Size小。u与TTL相比，Signal的振幅要小，因此对 EMI有利.驱 动 原 理驱 动 原 理BOE Copyright 2009A bit of progress every day！驱 动 原 理驱 动 原 理TTLMini-LVDSRSDSClkROGOBOREGE BE6666661D

22、ot 线数 : 6line Clock = 67.5Mhz R G BR0G0B0R1G1B1R2G2B2R3G3B3R4G4B4R5G5B51Dot 线数 : 1pair(2line) Clock = 67.5*3=202.5Mhz R R1G, B1Dot 线数 : 3pair(6line) Clock = 67.5MhzR0 R3R2 R5R4同样 3Pair1Dot1Pixel Rising Falling2.从T/Con输出的信号BOE Copyright 2009A bit of progress every day！ParameterParameterTTLTTLMini-LVD

23、SMini-LVDSRSDSRSDSSignalTTLdifferential signal differential signalPowerhighlowlowTransfer lines6 lines1pair(2 lines)3pair(6 lines)Clock67.5MHz202.5MHz67.5MHzNoiseweakstrongstrongEMIbadgoodGoodTransfer methodparallelserialParallel & serialRemarke.g. SXGA, 6bit, 75Hz驱 动 原 理驱 动 原 理BOE Copyright 2009A b

24、it of progress every day！Resolution分辨率有效像素区域Total Screen全屏H-sync60Hz一行扫描时间 System ClockFrequency系统时钟频率Dot ClockDual PortNo. of SourceNo. of Gate480645256SVGA800*6001056*62826.54 s40MHz20 MHz543XGA1024*7681344*80620.68 s65MHz32.5 MHz753SXGA1280*10241696*106615.64 s108MHz54 MHz864SXGA+1400*10501890*10

25、9615.21 s124MHz62 MHz975QVGA1280*9601728*100016.67 s104MHz52 MHz864UXGA1600*12002112*125013.34s158MHz79 MHz1085QXGA2048*1536-13106每一帧的时间为 1/60=16.67ms一行扫描时间=1/60/1066=15.64us系统时钟频率=(15.64us/1696)-1=108MHzBOE Copyright 2009A bit of progress every day！驱 动 原 理同 期 信 号6 6个同期控制信号解释个同期控制信号解释1.STV (Start ve

26、rtical)1.STV (Start vertical)：一列的开始信号，同样也是一帧的开始信号。2.CPV (Clock pulse vertical)2.CPV (Clock pulse vertical): : 列的时钟脉冲信号。每个CPV脉冲过来时，打开一行TFT开关。3.STH (Start Horizontal)3.STH (Start Horizontal): : 水平数据的开始信号，代表了一行的开始。所以两个脉冲间隔时间即为扫描一行的时间，频率与CPV相同。4.4.CPH CPH (Clock pulse horizontal)(Clock pulse horizontal)

27、: : 水平的时钟脉冲信号。每个CPH脉冲过来时为一个Dot像素电极充电，实现该像素的显示。5.5.LoadLoad (Data output from Driver IC to panel) (Data output from Driver IC to panel) : : Data输出控制信号。下降沿到来时，行数据从DriverIC传送到Panel上。所以两个脉冲间隔时间为扫描一行的时间，与CPV，SPH频率相同6.MPOL (Data Polarity Inversion):6.MPOL (Data Polarity Inversion): 极性反转控制信号。当Load下降沿到达时，Da

28、ta的极性根据MPOL极性进行反转。BOE Copyright 2009A bit of progress every day！DE(Data Enable)STHCPHTP orLoadMPOLActive AreaHorizontal Blanking AreaDataOutput各控制和数据信号时序图各控制和数据信号时序图u For Source Driver ICFor Source Driver IC BOE Copyright 2009A bit of progress every day！STVCPVOE1OE2Gate 1Gate 2u For Gate Driver ICBO

29、E Copyright 2009A bit of progress every day！CPVGate 1Gate 2TPDataDatau Data Output & Gate Output BOE Copyright 2009A bit of progress every day！CPVCPVSTVSTHTPPanel1st2ndPanel3rdu Control Signal控制像素显示示意图 BOE Copyright 2009A bit of progress every day！STV STV is the Vertical Starting Signal, every STV p

30、ulse will start one frame. So its frequency is the same as Frame freq.60HZ驱 动 原 理驱 动 原 理BOE Copyright 2009A bit of progress every day！CPV CPV is the Vertical Pulse Signal,every Cpv pulse will open one line of all TFT channels.64KHZ驱 动 原 理同 期 信 号BOE Copyright 2009A bit of progress every day！CPH CPH i

31、s the Horizontal Pulse Signal, every CPH pulse will start one pixel data storage.驱 动 原 理同 期 信 号BOE Copyright 2009A bit of progress every day！LOAD LOAD is the Data Output Signal. When the falling edge is coming out, the data will be sent from Driver-IC to panel.64KHZ驱 动 原 理同 期 信 号BOE Copyright 2009A

32、bit of progress every day！MPOL Mpol is the polarity control Signal which judged the output voltage polarity to the panel.16KHZ驱 动 原 理同 期 信 号BOE Copyright 2009A bit of progress every day！信号比较信号比较1.STV VS CPV：SXGA 60HZSTV60HZCPV64KHZBOE Copyright 2009A bit of progress every day！驱 动 原 理同 期 信 号2.LOAD VS

33、 MPOL：SXGA 60HZLOAD64KHZ16KHZMPOL结论：结论：采用采用1+2dot或或2dot翻转方式翻转方式。BOE Copyright 2009A bit of progress every day！同期信号频率计算同期信号频率计算我们采用SXGA,6BIT,60HZ, 以TTL信号点翻转方式为例，来介绍几个同期信号频率的计算。1.CPH：1688*1066*60=108MHZ2. STH：1066*60=64KHZ3. STV：60HZ4.CPV：1066*60=64KHZ5.LOAD：1066*60=64KHZ6.MPOL：1066*60/2=32KHZSXGA：128

34、0*1024 VESA：1688*1066 One FrameCph16881066STHCPVLOADSTVBOE Copyright 2009A bit of progress every day！第二部分 TFT-LCD驱动电路模块BOE Copyright 2009A bit of progress every day！n LVDS connector 给PCBA提供视频信号和工作电压VDD，VDD typical value为5V。 如果VDD不正常，会直接导致电路驱动不良。LCD Panel功耗计算：VDD*IDD在不影响画面质量的前提下，当然是功耗越低越好。一、DC/DC Blo

35、ckBOE Copyright 2009A bit of progress every day！ 电源(VDD)输入电路部分电源的输入部分是指从模块连接器输入，用来产生模拟电源（AVDD）和数字电源（DVDD）1)Poly Switch 作用：防止电源负载过电流2)3端滤波器 作用：分离噪声 3)旁路电容 作用：减少噪声，减小AC RippleBOE Copyright 2009A bit of progress every day！n VDD/DVDD LDO电路 DVDD：DC/DC模块输入电压，由VDD生成的数字电源。用于各IC和Driver-IC工作电压。标称值为3.3V。该电路主要模

36、块为IC4（RT9164） BOE Copyright 2009A bit of progress every day！LDO是一个降压型的DC/DC 转换器。LDO 的工作原理是通过负反馈调整输出电流使输出电压保持不变。 Basic Adjustable Regulator & CircuitBOE Copyright 2009A bit of progress every day！n DC/DC BlockVON： DC/DC模块输出电压, 提供给Gate-Driver-IC用于打开TFT开关标称值为25v。VOFF： DC/DC模块输出电压, 提供给Gate-Driver-IC用于关闭T

37、FT开关. 标称值为-8V.VON1： DC/DC模块输出电压，为MLG模块提供电源.AVDD: DC/DC模块输出电压, 用作模拟电源. 标称值为12v.AVDD主要用在源驱 动器，Gamma校正电源，Vcom数字调节电路电源（IC7）。DC/DC BlockPCB pictureBOE Copyright 2009A bit of progress every day！电路中主要芯片有IC2（EL7516），IC3（Sl431B）。VOFFVONAVDDVDDDVDDIC2BOE Copyright 2009A bit of progress every day！IC2： PWM（脉冲宽度

38、调制）ICPin描述：其中VIN（Input port）为VDD，VOUT（Output port）为AVDD。1）VC：Compensation pin. 内部误差放大器补偿引脚输出. COMP和地之间连接一个串联的RC。2）FB：电压反馈引脚，FB调整电压（参考电压）的标称值为1.294V。在升压调节器输出(VOUT)和AGND之间连接外部电阻分压器，中心抽头连接至FB。分压器须靠近IC放置，并减小引线面积，以降低噪声耦合。3）SHDN*：关断控制输入引脚。驱动SHDN*至低电平可关闭IC。4）GND：AGND & PGND pin. 模拟地和功率地。5）SW：Power switch p

39、in. 连接至IC内部MOSFET的漏极。将电感/整流二极管连接点接至SW，并尽可能减小引线面积，以降低EMI。6）VIN：模拟电源输入引脚。通过一个电阻接入VDD，并采用最小1uF的陶瓷电容直接旁路至GND。7）LB1：FSEL（Frequency select）pin. 该引脚为低电平时，振荡器频率设置为640KHz；为高电平时，频率为1.2MHz。该输入具有6uA的下拉电流。BOE Copyright 2009A bit of progress every day！8)LB0：Soft-start control pin.软启动控制引脚。在该引脚连接一个软启动电容（CSS），如果不需要软

40、启动可将该引脚开路。软启动电容以4uA固定电流充电，经过限流时间t=2.4*105CSS后，SS引脚电压充至1.5V，达到满电流限。当SHDN*为低电平时，软启动电容被放电到地电位。当SHDN*变为高电平时，软启动电容首先充至0.4V，然后开始软启动过程。PCB原理图中VDD/AVDD Block电路整理如下图，比较直观便于分析。BOE Copyright 2009A bit of progress every day！+ +- -PWMPWMVINVINL LD DCoutCoutRloadRload+ +- -VIVIN NL LCoutCoutRloadRloadX XL LD DVIV

41、IN N+ +- -CoutCout + +VoutVout- -+ +VoutVout- -DVinVout1D : Duty Cycle of The SwitchD : Duty Cycle of The Switch脉冲调制集成电路PWM IC输出电压BOE Copyright 2009A bit of progress every day！VbVc Va + Vb VaVc正电压的电荷泵电路正电荷泵： 跨接电容A端通过二极管接Va，另一端B端接振幅Vb的PWM方波。当B点电位为0时，A点电位为Va，即VAB=Va；当B点电位上升至Vb时，因为电容两端电压不能突变，两端的电压差维持在V

42、AB=Va，此时A点电位上升为Vb+Va。所以，A点的电压就是一个PWM方波，最大值是Vb+Va，最小值是Va。（假设二极管为理想二极管）BOE Copyright 2009A bit of progress every day！负电压的电荷泵电路负电荷泵： 跨接电容A端通过二极管接Va，另一端B端接振幅Vb的PWM方波。当B点电位为Vb时，A点电位为Va，即VAB= Va-Vb；当B点电位下降至0时，因为电容两端电压不能突变，两端的电压差维持在VAB=Va-Vb，此时A点电位为Va-Vb。所以，A点的电压就是一个PWM方波，最大值是Va，最小值是Va-Vb。（假设二极管为理想二极管）VbVa

43、Vc Va - Vb VcBOE Copyright 2009A bit of progress every day！先了解MLG电路的作用，应先知道Flicker现象的原理。极性变换：液晶分子不能够一直固定在某一个电压不变，不然时间久了，即使将电压取消掉，液晶分子会因为特性的破坏，而无法再因应电场的变化来转动，以形成不同的阶。液晶显示器内的显示电压就分成了两种极性，一个是正极性，而另一个是负极性。当显示电极的电压高于公用电极电压时，就称之为正极性。而当显示电极的电压低于公用电极的电压时，就称之为负极性。不管是正极性或是负极性, 都会有一组相同亮度的灰阶。 First Frame (+)Sec

44、ond Frame (-)+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-Name+-Frame InversionLine InversionColumn InversionDot Inversion二、MLG BlockBOE Copyright 2009A bit of progress every day！所谓Flicker的现象，就是当你看液晶显示器的画面上时，画面会有闪烁的感觉。正负极性的同一灰阶电压有差别（差别原因开态电流，正负极性变换时，充电效率并不同），当然灰阶的感觉也就不一样。在不停切换画面的情况下，由于正负极性画面交

45、替出现，就会感觉到Flicker的存在。 Flicker现象最容易发生在使用帧反转的极性变换方式，因为帧反转整个画面都是同一极性，当这次画面是正极性时，下次整个画面就都变成了是负极性。假若你是使用common电压固定的方式来驱动，而common电压又有了一点误差，这时候正负极性的同一灰阶电压便会有差别，整个一帧画面的像素显示也都有差别。 BOE Copyright 2009A bit of progress every day！而其它面板的极性变换方式，虽然也会有此flicker的现象，但由于它不像帧反转是同时整个画面一齐变换极性，只有一行或是一列，甚至于是一个点变化极性而已。因为反转频率很高

46、（微秒计），以人眼的感觉来说，就会比较不明显。至于crosstalk的现象，它指的就是相邻的点之间，要显示的资料会影响到对方，以致于显示的画面会有不正确的状况。虽然crosstalk的现象成因有很多种，只要相邻点的极性不一样，便可以减低此一现象的发生。综合这些特性，点反转的优势就很明显了。OT目前采用的反转方式是以前知道调节Vcom是为了减弱Flicker现象，其实这样理解是误区，Flicker现象是Panel工艺上的问题，调节Vcom只是为了让屏幕中心位置Flicker现象变弱，改变中心部位的画质就可以适应人们的视觉效果了。+-+-+-+BOE Copyright 2009A bit of

47、progress every day！驱动电压波形示意图 Vkb=Vd-Vp。由于寄生电容的存在，Pixel上的电压与Vd充电电压存在一定的偏差，因为在充电结束后，寄生电容会分流一部分电荷，这便使得Vp小于Vd。差值变为Vp。 BOE Copyright 2009A bit of progress every day！OE2-+- 通过op-amp的反转增大，可将OE2 signal变化成与Out相同的波型。- 将Out波型和DC电压相结合，提高Out波型的电压Level。- 将Level up的波型输入到Gate Driver IC。OutMLG构成电路BOE Copyright 2009A bit of progress every day！OE2MLGMLGGate output波形BOE Copyright 2009A bit of progress every day！MLG电路MLG是 Multi level gate的简写，Gate开启电压由2个level的VGH构成。 由于在H_L 时,TFT还没有关断. 这时在t3区间发生 Recharging，可得到Vp减小的效果Vgh2V