微机原理02 微处理器

1、1第第2 2章章微处理器2主要内容：n8088/80868088/8086微处理器微处理器n特点特点n主要引线功能和内部结构主要引线功能和内部结构n内部寄存器内部寄存器n实地址模式下的存储器寻址实地址模式下的存储器寻址n总线时序总线时序3一、8088/8086 CPU8088/8086 CPU的特点41. 8088CPU的两种工作模式n8088可工作于两种模式下可工作于两种模式下 最小模式最小模式 最大模式最大模式n最小模式为单处理器模式，控制信号较少，最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。一般可不必接总线控制器。n最大模式为多处理器模式，控制信号较多，最大模式为多处理

2、器模式，控制信号较多，须通过总线控制器与总线相连。须通过总线控制器与总线相连。5最小模式下的总线连接示意图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器6最大模式下的总线连接示意图8088CPU数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器总总 线线控制器控制器控制总线控制总线7两种工作模式的选择方式n80888088是工作在最小还是最大模式由是工作在最小还是最大模式由MN/MXMN/MX引线引线的状态决定。的状态决定。nMN/MX=0MN/MX=0工作于最大模式工作于最大

3、模式nMN/MX=1MN/MX=1工作于最小模式工作于最小模式82. 8088/8086 CPU的特点n采用并行流水线工作方式采用并行流水线工作方式 通过设置指令预取队列实现通过设置指令预取队列实现n对内存空间实行分段管理对内存空间实行分段管理 将内存分为将内存分为4 4个段并设置地址段寄存器，以实个段并设置地址段寄存器，以实 现对现对1MB1MB空间的寻址空间的寻址n支持多处理器系统支持多处理器系统CPU内内部结构部结构存储器寻存储器寻址部分址部分工作模式工作模式9二、二、8088/8086的引线及功能101. 主要引线最小模式下的最小模式下的8088引线引线n地址线和数据线：地址线和数据线

4、：nADAD0 0ADAD7 7：低：低8 8位地址和低位地址和低8 8位数据信号分时复用。位数据信号分时复用。在传送地址信号时为单向，传送数据信号时为双在传送地址信号时为单向，传送数据信号时为双向。向。nA A1616-A-A1919：高：高4 4位地址信号，与状态信号分时复用。位地址信号，与状态信号分时复用。nA A8 8A A15 15 ：8 8位地址信号位地址信号11主要的控制和状态信号nWRWR： 写信号；写信号；nRDRD： 读信号；读信号；nIO/MIO/M：为为“0”“0”表示访问内存，表示访问内存， 为为“1”“1”表示访问接口；表示访问接口；nDENDEN： 低电平有效时，

5、允许进行读低电平有效时，允许进行读/ /写操作；写操作；nDT/RDT/R：数据收发器的传送方向控制；数据收发器的传送方向控制； nALEALE：地址锁存信号；：地址锁存信号；nRESETRESET：复位信号。：复位信号。12例：n当当WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0时，时， 表示表示CPUCPU当前正在进行当前正在进行读存储器读存储器操作操作13READY信号T T1 1T T2 2T T3 3TwaitTwaitT T4 414中断请求和响应信号nINTR：可屏蔽中断请求输入端：可屏蔽中断请求输入端nNMI： 非屏蔽中断请求输入端非屏蔽中断请求输入端nINTA：

6、中断响应输出端：中断响应输出端15总线保持信号nHOLD：总线保持请求信号输入端。当：总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，以外的其他设备要求占用总线时， 通过该引脚向通过该引脚向CPU发出请求。发出请求。nHLDA：总线保持响应信号输出端。：总线保持响应信号输出端。CPU对对 HOLD信号的响应信号信号的响应信号。162. 80888088和8086CPU8086CPU引线功能比较n数据总线宽度不同数据总线宽度不同n8088的外部总线宽度是的外部总线宽度是8位，位，8086为为16位。位。n访问存储器和输入输出控制信号含义不同访问存储器和输入输出控制信号含义不同n8

7、088IO/M=0表示访问内存；表示访问内存；n8086IO/M=1表示访问内存。表示访问内存。n其他部分引线功能的区别其他部分引线功能的区别17三、三、8088/8086的内部结构181. 组成n8088/8086内部由两部分组成：内部由两部分组成： 执行单元（执行单元（EU） 总线接口单元（总线接口单元（BIU）192. 执行单元 运算器运算器 8个通用寄存器个通用寄存器 1个标志寄存器个标志寄存器 EU部分控制电路部分控制电路教材第教材第43页页图图2-6图图20执行单元n功能功能n指令译码指令译码n指令执行指令执行n暂存中间运算结果暂存中间运算结果n保存运算结果特征保存运算结果特征指令

8、的执行指令的执行在标志寄存器在标志寄存器FLAGS中中在在ALU中完成中完成在通用寄存器中在通用寄存器中213. 总线接口单元功能：功能：n从内存中取指令到指令预取队列从内存中取指令到指令预取队列n指令预取队列是并行流水线工作的基础指令预取队列是并行流水线工作的基础n负责与内存或输入负责与内存或输入/输出接口之间的数据传送输出接口之间的数据传送n在执行转移程序时，在执行转移程序时，BIU使指令预取队列复位，从使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元执行。指定的新地址取指令，并立即传给执行单元执行。22结论n指令预取队列的存在使指令预取队列的存在使EU和和BIU两个部分可两个

9、部分可同时进行工作，从而：同时进行工作，从而：n提高了提高了CPU的效率；的效率；n降低了对存储器存取速度的要求降低了对存储器存取速度的要求23四、内部寄存器24内部寄存器的类型n含含14个个16位寄存器，按功能可分为三类位寄存器，按功能可分为三类 8个通用寄存器个通用寄存器 4个段寄存器个段寄存器 2个控制寄存器个控制寄存器深入理解：每个寄存器中数据的含义深入理解：每个寄存器中数据的含义251. 通用寄存器 数据寄存器（数据寄存器（AX，BX，CX，DX） 地址指针寄存器（地址指针寄存器（SP，BP） 变址寄存器（变址寄存器（SI，DI）26数据寄存器n8088/8086含含4个个16位数据

10、寄存器，它们又位数据寄存器，它们又可分为可分为8个个8位寄存器，即：位寄存器，即：nAXnBXnCXnDXAH，ALCH，CLBH，BLDH，DL27数据寄存器特有的习惯用法nAX：累加器。所有：累加器。所有I/O指令都通过指令都通过AX与接口传送与接口传送 信息，中间运算结果也多放于信息，中间运算结果也多放于AX中；中；nBX：基址寄存器。：基址寄存器。在间接寻址中用于存放基地址；在间接寻址中用于存放基地址；nCX：计数寄存器。用于在循环或串操作指令：计数寄存器。用于在循环或串操作指令 中存放计数值；中存放计数值；nDX：数据寄存器。：数据寄存器。在间接寻址的在间接寻址的I/OI/O指令中存

11、放指令中存放 I/O I/O端口地址端口地址；在；在32位乘除法运算时，存放位乘除法运算时，存放 高高16位数。位数。28地址指针寄存器nSP：堆栈指针寄存器，其内容为栈顶的：堆栈指针寄存器，其内容为栈顶的 偏移地址；偏移地址；nBP：基址指针寄存器，常用于在访问内：基址指针寄存器，常用于在访问内 存时存放内存单元的偏移地址。存时存放内存单元的偏移地址。29BX与BP在应用上的区别n作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；n作为基址寄存器，用作为基址寄存器，用BX表示所寻找的数据在表示所寻找的数据在数据段数据段；用；用BP则表示数据在则表示数据在堆栈段堆栈段

12、。30变址寄存器nSI：源变址寄存器：源变址寄存器nDI：目标变址寄存器：目标变址寄存器n变址寄存器在指令中常用于存放数据在内变址寄存器在指令中常用于存放数据在内存中的地址。存中的地址。312. 控制寄存器nIPn指令指针寄存器，其内容为下一条要执行指令的指令指针寄存器，其内容为下一条要执行指令的偏移地址。偏移地址。nFLAGSn标志寄存器，存放运算结果的特征标志寄存器，存放运算结果的特征n6个状态标志位（个状态标志位（CF，SF，AF，PF，OF，ZF）n3个控制标志位（个控制标志位（IF，TF，DF）内存中的程序内存中的程序指令指令1指令指令2指令指令n分析分析获取操作数获取操作数执行执行

13、存放结果存放结果程序计程序计数器数器PC（IP）地址地址CPU取出取出操作数操作数32状态标志位（1）nCF（Carry Flag） n进位标志位。加进位标志位。加(减减)法运算时，若最高位有进法运算时，若最高位有进(借借)位则位则CF=1 nPF（Parity Flag）n奇偶标志位。运算结果的低奇偶标志位。运算结果的低8位中位中“1”的个数为偶数的个数为偶数时时PF=l nAF（Auxiliary Carry Flag）n辅助进位标志位。加辅助进位标志位。加(减减)操作中，若操作中，若Bit3向向Bit4有有进位进位(借位借位)，AF=1 33状态标志位（2）nZF（Zero Flag）n

14、零标志位。当运算结果为零时零标志位。当运算结果为零时ZF=1 nSF（Sign Flag）n符号标志位。当运算结果的最高位为符号标志位。当运算结果的最高位为1时，时，SF=l nOF（Overflow Flag）n溢出标志位。当算术运算的结果超出了有符号数的溢出标志位。当算术运算的结果超出了有符号数的可表达范围时，可表达范围时，OF=l 34状态标志位例n给出以下运算结果及运算后各状态标志位的状态：给出以下运算结果及运算后各状态标志位的状态：n10110110+11110100 10110110 + 11110100 101010101CF= OF=AF= PF=SF= ZF=11101035

15、控制标志位nTF（Trap Flag）n陷井标志位，也叫跟踪标志位。陷井标志位，也叫跟踪标志位。TF=1时，使时，使CPU处于单步执行指令的工作方式。处于单步执行指令的工作方式。nIF（Interrupt Enable Flag）n中断允许标志位。中断允许标志位。IF=1使使CPU可以响应可屏蔽中可以响应可屏蔽中断请求。断请求。nDF（Direction Flag）n方向标志位。在数据串操作时确定操作的方向。方向标志位。在数据串操作时确定操作的方向。 363. 段寄存器n作用作用n用于存放相应逻辑段的段基地址用于存放相应逻辑段的段基地址n8086/8088内存中逻辑段的数量内存中逻辑段的数量n

16、最多为最多为64K个个n8086/8088内存中逻辑段的类型内存中逻辑段的类型n代码段代码段n数据段数据段n附加段附加段n堆栈段堆栈段存放指令代码存放指令代码存放操作的数据存放操作的数据存放操作的数据存放操作的数据存放暂时不用但需保存的数据。存放暂时不用但需保存的数据。为什么叫逻辑段？为什么叫逻辑段？每个段寄存器中存放的内容每个段寄存器中存放的内容=？37段寄存器nCSn代码段寄存器，存放代码段的段基地址。代码段寄存器，存放代码段的段基地址。nDSn数据段寄存器数据段寄存器 ，存放数据段的段基地址。，存放数据段的段基地址。nESn附加段寄存器，存放数据段的段基地址。附加段寄存器，存放数据段的段

17、基地址。nSSn堆栈段寄存器，堆栈段寄存器， 存放堆栈段的段基地址存放堆栈段的段基地址段寄存器的值表明相应逻辑段在内存中的位置段寄存器的值表明相应逻辑段在内存中的位置38五、存储器寻址391. 内存单元的编址（1）n每个内存单元在整个内存空间中都具有惟一每个内存单元在整个内存空间中都具有惟一的地址的地址n每个内存单元的地址码都由两部分组成：每个内存单元的地址码都由两部分组成：n段（基）地址段（基）地址n16位位n段内地址段内地址n16位位相对地址相对地址/ /偏移地址偏移地址物理地址物理地址80888088为为1616位结构，所以段地址和偏移地址均为位结构，所以段地址和偏移地址均为1616位位

18、40存储器的编址（2）n段基地址：段基地址：n决定存储单元在内存中的位置决定存储单元在内存中的位置n相对地址（偏移地址）相对地址（偏移地址）n决定该存储单元相对段内第一个单元的距离决定该存储单元相对段内第一个单元的距离n逻辑段的起始地址称为段首逻辑段的起始地址称为段首n每个逻辑段内的第一个单元每个逻辑段内的第一个单元段首的偏移地址段首的偏移地址=0=041存储器的编址（3）0 0 0 0段基地址（段基地址（16位）位）段首地址（段首的物理地址）段首地址（段首的物理地址） 1904段首的偏移地址：段首的偏移地址：0000H段基地址（段基地址（16位）位） 31015 42存储器的编址（4）n例：

19、例：n段基地址段基地址 =6000Hn段首地址段首地址n偏移地址偏移地址=0009Hn物理地址物理地址数数据据段段60009H00H12H60000H9n物理地址：物理地址：n内存单元在整个内存空间中的惟一地址内存单元在整个内存空间中的惟一地址432. 实地址模式下的存储器地址变换n内存物理地址由段基地址和偏移地址组成内存物理地址由段基地址和偏移地址组成物理地址物理地址=段基地址段基地址16+偏移地址偏移地址0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址44例：n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0Hn画出各段在内存中的

20、分布。画出各段在内存中的分布。45例：nCS=1055Hn段首地址段首地址=10550HnDS=250AHn段首地址段首地址=250A0HnES=2EF0HnSS=8FF0H10550H250A0H2EF00H8FF00H代码段代码段数据段数据段附加段附加段堆栈段堆栈段 46例n设某操作数存放在数据段，设某操作数存放在数据段，DS=250AH，数据，数据所在单元的偏移地址所在单元的偏移地址=0204H。则该操作数所在。则该操作数所在单元的物理地址为：单元的物理地址为：n250AH 16+0204H = 252A4H473. 存储器的保护模式n保护模式：保护模式：n支持多任务的工作模式，提供了多

21、任务保护机制；支持多任务的工作模式，提供了多任务保护机制；n内存段的访问受到限制，不能再随意存取数据段。内存段的访问受到限制，不能再随意存取数据段。 n保护模式下的内存访问保护模式下的内存访问n不再直接从段寄存器中获得段基地址，段基地址不再直接从段寄存器中获得段基地址，段基地址存放在内存的段描述符表中，由段描述符寄存器存放在内存的段描述符表中，由段描述符寄存器给出段描述符表的基地址，段寄存器中仅存放段给出段描述符表的基地址，段寄存器中仅存放段选择符。选择符。48保护模式下的存储器地址变换494. 堆栈及堆栈段的使用n堆栈：堆栈：n内存中一个特殊区域，用于存放暂时不用或需内存中一个特殊区域，用于

22、存放暂时不用或需要保护的数据。要保护的数据。n常用于响应中断或子程序调用。常用于响应中断或子程序调用。50例：n已知已知nSS=1000H，SP=0100Hn则：则：n堆栈段的段首地址堆栈段的段首地址= n栈顶（偏移）地址栈顶（偏移）地址=n若该段最后一个单元若该段最后一个单元 地址为地址为10200H，则：，则：n栈底偏移地址栈底偏移地址=段首段首栈底栈底栈顶栈顶堆堆栈栈区区10000H0100H0200H515. 内部寄存器小结n全部为全部为16位寄存器位寄存器n只有只有4个数据寄存器分别可分为个数据寄存器分别可分为2个个8位寄存器位寄存器n所有所有16位寄存器中：位寄存器中：n全部通用寄

23、存器中，只有全部通用寄存器中，只有AX和和CX中的内容一定为参加运算的中的内容一定为参加运算的数据，其余通用寄存器中的内容可能是数据，也可能是存放数据，其余通用寄存器中的内容可能是数据，也可能是存放数据的地址；数据的地址；nSP中的内容通常为堆栈段的栈顶地址；中的内容通常为堆栈段的栈顶地址；n段寄存器中的内容为相应逻辑段的段地址；段寄存器中的内容为相应逻辑段的段地址；nIP中的内容为下一条要取的指令的偏移地址；中的内容为下一条要取的指令的偏移地址；nFLAGS中有中有9位标志位位标志位526. 实模式下的存储器寻址小结n每个内存单元在整个内存空间中都具有惟一地址每个内存单元在整个内存空间中都具

24、有惟一地址n每个内存单元的地址都由两部分组成：每个内存单元的地址都由两部分组成：n段基地址段基地址 段内相对地址（偏移地址）段内相对地址（偏移地址）n段基地址决定了逻辑段在内存中所占的区域，改段基地址决定了逻辑段在内存中所占的区域，改变段基地址，则改变了逻辑段的位置。变段基地址，则改变了逻辑段的位置。n一个逻辑段的默认长度为一个逻辑段的默认长度为64KB，最小长度值为，最小长度值为16B。n逻辑段可以有多个，但只有逻辑段可以有多个，但只有4种类型。在一个程种类型。在一个程序模块中，每种类型的逻辑段最多只能有一个。序模块中，每种类型的逻辑段最多只能有一个。53六、总线时序54时序n时序：时序：n

25、CPU各引脚信号在时间上的关系各引脚信号在时间上的关系n总线周期：总线周期：nCPU完成一次访问内存（或接口）操作所需要的时间。完成一次访问内存（或接口）操作所需要的时间。n一个总线周期至少包括一个总线周期至少包括4个时钟周期。个时钟周期。55七、8088系统总线56主要内容：n总线的基本概念和分类；总线的基本概念和分类；n总线的工作方式；总线的工作方式；n常用系统总线标准。常用系统总线标准。571. 概述n总线：总线： 是一组导线和相关的控制、驱动电路的集合。是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控是计算机系统各部件之间传输地址、数据和控制信息的通道。制信息的通道。地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）582. 总线分类CPU总线总线系统总线系统总线外部总线外部总线片内总线片内总线片外总线片外总线按相对按相对CPU的位置分的位置分按层次结构分按层次结构分593. 总线的系统结构n单总线结构单总线结构CPU M M I/O I/O I/O60多总线结构面向面向CPU的双总线结构的双总线结构面向主存的双总线