山东建筑大学计算机组成原理

1、20092012年 计算机组成原理考研试题与答案2009-2012年 计算机组成原理考研试题与答案2009年全国研究生考试计算机统考试题计算机组成原理部分一单项选择题，每小题2分。11.冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ C ）A指令操作码的译码结果 B. 指令和数据的寻址方式C. 指令周期的不同阶段 D. 指令和数据所在的存储单元12.一个C语言程序在一台32位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，xyz的值分别是（ D ） AX=0000007FH，y

2、=FFF9H，z=00000076H BX=0000007FH，y=FFF9H，z=FFFF0076H CX=0000007FH，y=FFF7H，z=FFFF0076H DX=0000007FH，y=FFF7H，z=00000076H13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（ D ） A001111100010 B. 001110100010 C010000010001 D. 发生溢出14.某计算机的C

3、ache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（ C ）A0 B. 2 C. 4 D. 615.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（ D ） A1、15B2、15C1、30D2、3016.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动

4、加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是（ C ） A.2006H B.2007H C.2008H D.2009H17.下列关于RISC的叙述中，错误的是（ A ） ARISC普遍采用微程序控制器 BRISC大多数指令在一个时钟周期内完成CRISC的内部通用寄存器数量相对CISC多 DRISC的指令数、寻址方式和指令格式种类相对CISC少18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ A ） A90

5、ns B.80ns C.70ns D.60ns19.相对于微程序控制器，硬布线控制器的特点是（ D ） A指令执行速度慢，指令功能的修改和扩展容易 B指令执行速度慢，指令功能的修改和扩展难C指令执行速度快，指令功能的修改和扩展容易 D指令执行速度快，指令功能的修改和扩展难20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ B ）A10MB/sB.20MB/SC.40MB/SD.80MB/S21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cac

6、he的命中率是（ D ） A5% B. 9.5% C. 50% D. 95%22.下列选项中，能引起外部中断的事件是（ A ） A键盘输入 B. 除数为0 C. 浮点运算下溢 D. 访存缺页二综合应用题。43.（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（2）当该外设

7、的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）标准答案：（1）在中断方式下，每32位（4B）被中断一次，故每秒中断0.5MB/4B=0.5106/4=12.5104次要注意的是，这里是数据传输率，所以1MB=106B。因为中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间，且执行每条指令平均需5个时钟周期，所以，1秒内用于中断的时钟周期数为（18+2）512.5104=12.5106

8、（2）在DMA方式下，每秒进行DMA操作5MB/5000B=5106/5000=1103次因为DMA预处理和后处理的总开销为500个时钟周期，所以1秒钟之内用于DMA操作的时钟周期数为5001103=5105故在DMA方式下，占整个CPU时间的百分比是（5105）/（500106）100%=0.1%44.（13分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD（R1），

9、R0”的功能为（R0）+（R1）（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。数据通路结构下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。功能和控制信号时钟功能有效控制信号C1MAR(PC)PCout,MARinC2MDRM(MAR)PC(PC)+1MemR,MDRinEPC+1C3IR(MDR)MDRout,IRinC4指令译码无标准答案：指令执行阶段每个节拍的功能和有效控制信号如下所示时钟功能有效控制信号C5MAR(R1)PCout,MAR

10、inC6MDRM(MAR)MemR,MDRinEC7A(R0)R0out,AinC8AC(MDR)+(A)MDRout,Addr,ACinC9MDR(AC)ACout,MDRinC10M(MAR)MDRMDRoutE,MemW772010年全国研究生考试计算机统考试题计算机组成原理部分一单项选择题，每小题2分。12、下列选项中，能缩短程序执行时间的措施是（ D ）I 提高CPU时钟频率，II优化数据通过结构，III对程序进行编译优化A：仅I和II B：仅I和III C：仅II和III D：I，II，III13、假定有4个整数用8位补码分别表示r1=FEH ,r2=F2H ,r3=90H,r4=

11、F8H,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是（ C ）A： r1*r2 B ：r2*r3 C：r1*r4 D：r2*r414、假定变量I,f,d数据类型分别为int,float和double(int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示)，已知i=785,f=1.5678,d=1.5若在32位机器中执行下列关系表达式，则结果为真是（ C ） （I）f=(int)(float)I (II)f=(float)(int)f(III)f=(float)(double) (IV)=(d+f)-d=fA：仅I和II B：仅I和III

12、 C：仅II和III D：仅III和IV15、假定用若干个2k*4位芯片组成一个8*8位存储器，则地址0B1FH所在芯片的最小地址是（ D ）A：0000H B：0600H C： 0700H D：0800H16、下列有关RAM和ROM的叙述中，正确的是（ A ）I、 RAM是易失性存储器，ROM是非易失性存储器II、 RAM和ROM都是采用随机存取的方式进行信息访问III、RAM和ROM都可用作CacheIV、RAM和ROM都需要进行刷新A：仅I和II B：仅II和III C：仅I,II，III D：仅II，III，IV17、下列命令组合情况中，一次访存过程中，不可能发生的是（ D ）A：TL

13、B未命中，Cache未命中，Page未命中B：TLB未命中，Cache命中，Page命中C：TLB命中，Cache未命中，Page命中D：TLB命中，Cache命中，Page未命中18、下列存储器中，汇编语言程序员可见的是（ B ）A：存储器地址寄存器（MAR） B：程序计数器（PC）C：存储器数据寄存器（MDR） D：指令寄存器（IR）19、下列不会引起指令流水阻塞的是（ A ） A：数据旁路 B：数据相关 C：条件转移 D：资源冲突20、下列选项中的英文缩写均为总线标准的是（ D ）A：PCI、CRT、USB、EISA B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、M

14、IPS D：ISA、EISA、PCI、PCI-Express21、单级中断系统中，中断服务程序执行顺序是（ A ）I、保护现场 II、开中断 III、关中断 IV、保存断点V、中断事件处理 VI、恢复现场 VII、中断返回A：I、V、VI、II、VII B：III、I、V、VIIC：III、IV、V、VI、VII D：IV、I、V、VI、VII22、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新屏幕，则需要的显存总带宽至少约为（ D ）A ：245 Mbps B：979 MbpsC：1958 M

15、bps D：7834Mbps二综合应用题。43.(11分)某计算机字长为16q位，主存地址空间大小为128KB，按字编址，采用字长指令格式，指令名字段定义如下：转移指令采用相对寻址方式，相对偏移是用补码表示，寻址方式定义如下：Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=（Rn）001B寄存器间接（Rn）操作数=（(Rn)）010B寄存器间接、自增（Rn）+操作数=（(Rn)），（Rn）+1Rn011B相对D（Rn）转移目标地址=（PC）+（Rn）注：（X）表示有储蓄地址X或寄存器X的内容，请回答下列问题：（1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地

16、址寄存器（MDR）至少各需多少位？（2）转移指令的目标地址范围是多少？（3）若操作码0010B表示加法操作（助记符为a d d），寄存器R4和R5的编号分别为100B和101B，R4的内容为1 2 3 4 H，R5的内容为5 6 7 8 H，地址1 2 3 4 H中的内容为5 6 7 8 H中的内容为1 2 3 4 H，则汇编语言为a d d（R4）.（R5）+（逗号前原操作数，都号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？解答：该题的考点是指令系统设计，注意操作位数与指令条数的关系，地址码与寄存器数的关系，指令字

17、长与MOR的关系，存储容量与MAR的关系，注意补码计算的偏移地址。44.（12分）某计算机的主存地址空间为256MB，按字节编址，指令Cache分离均有8个Cache行，每个Cache行的大小为64MB，数据Cache采用直接映射方式，现有两个功能相同的程序A和B,其伪代码如下所示：假定int 类型数据用32位补码表示，程序编译时i,j, sum 均分配在寄存器中，数据a按行优先方式存放，其地址为320（十进制数），请回答下列问题，要求说明理由或给出计算过程。（1）、若不考虑用于cache一致性维护和替换算法的控制位，则数据Cache的总容量是多少？（2）、要组元素a031和a11各自所在的主

18、存块对应的Cache行号分别是多少（Cache行号从0开始）？（3）、程序A和B的数据访问命令中各是多少？那个程序的执行时间更短？简答：考点：Cache容量计算，直接映射方式的地址计算，以及命中率计算（行优先遍历与列优先遍历命中率分别很大）2011年全国研究生考试计算机统考试题计算机组成原理部分一单项选择题，每小题2分。12.下列选项中，描述浮点数操作速度指标的是（ D ）A. MIPS B. CPI C.IPC D. MFLOPS13.float 型数据通常用 IEEE754 单精度浮点数格式表示如编译器将 float 型变量 x 分配在一个 32 位浮点寄存器 FR1 中，且x =-8.2

19、5，则 FR1 的内容是（ A ）A. C104 0000H B. C242 0000H C. C184 0000H D. C1C2 0000H14.下列各类存储器中，不采用随机存取方式的是（ B ）A. EPROM B. CDROM C. DRAM D. SRAM15.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M x 8 位的RAM 芯片组成32MB 的主存储器，则存储器地址寄存器MAR 的位数至少是（ D ）A.22 位 B.23 位 C.25 位 D.26 位16.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址下列寻址方式中，不属于偏移寻址方式的是（ A

20、）A.间接寻址 B.基址寻址 C.相对寻址 D.变址寻址17.某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF 和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ C ）A.CF +OF =1 B.SF + ZF = 1 C.CF + ZF = 1 D.CF + SF = 118.下列给出的指令系统特点中，有利于实现指令流水线的是（ D ）I. 指令格式规整且长度一致 II. 指令和数据按边界对齐存放III. 只有Load/Store 指令才能对操作数进行存储访问A. 仅I、II B.仅II、III C.仅I、III D.I、II、III19

21、.假定不采用Cache 和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ C ）A. 每个指令周期中CPU 都至少访问内存一次 B. 每个指令周期一定大于或等于一个CPU 时钟周期C. 空操作指令的指令周期中任何寄存器的内容都不会被改变D. 当前程序在每条指令执行结束时都可能被外部中断打断20.在系统总线的数据线上，不可能传输的是（ C ）A.指令 B.操作数 C.握手（应答）信号 D.中断类信号A.11110 B.01101 C.00011 D.0101022.某计算机处理器主频为50MHz，采用定时查询方式控制设备A 的I/O，查询程序运行一次所用的时钟周

22、期至少为500在设备A 工作期间，为保证数据不丢失，每秒需对其查询至少200 次，则CPU 用于设备A 的I/O 的时间占整个CPU 时间的百分比至少是（ C ）A.0.02% B.0.05% C.0.20% D.0.50%二综合应用题。 43.假定在一个8 位字长的计算机中运行如下类C 程序段：unsigned int x=134; unsigned int y=246; int m=x; int n=y;unsigned int z1=x-y; unsigned int z2=x+y; int k1=m-n; int k2=m+n;若编译器编译时将8 个8 位寄存器R1R8 分别分配至变量

23、x、y、m、n、z1、z2、k1和k2请回答下列问题（提示：带符号整数用补码表示）（1）执行上述程序段后，寄存器R1、R5 和R6 的内容分别是什么？（用十六进制表示）（2）执行上述程序段后，变量m 和K1 的值分别是多少？（用十进制表示）（3）上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否利用同一个加法器及辅助电路实现？简述（4）计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？44.某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为16MB，主存（物理）地址空间大小为1MB，页面大小为4KB；Cach

24、e 采用直接映射方式，共8 行；主存与Cache之间交换的块大小为32B系统运行到某一时刻时，页表的部分内容和Cache 的部分内容分别如题44-a 图，题44-b 所示，（图中页框号及标记字段的内容为十六进制形式）请回答下列问题：（1）虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位？哪几位表示页框号（物理页号）？（2）使用物理地址访问Cache 时，物理地址应划分成哪几个字段？要求说明每个字段的位数及在物理地址中的位置（3）虚拟地址001C60H 所在的页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否Cache 命中？要求说明理由（4）假定为该机配置一个

25、4 路组相联的TLB，该TLB 共可存放8 个页表项，若其当前内容（十六进制）如题44-c 图所示，则此时虚拟地址024BACH 所在的页面是否在主存中？要求说明理由。2012年全国研究生考试计算机统考试题计算机组成原理部分一单项选择题，每小题2分。答案： 12 13 14 15 16 17 18 19 20 21 22 D B D D A C C C D D B二综合应用题。2014考研统考计算机基础综合真题解析（趋势：综合1个提干 ，2个课题（如2014 42（10分）和43（9分）网络、数据结构、组成原理、操作系统（编译）一、单项选择题：第140小题，每小题2分，共80分。下列每题给出的

26、四个选项中，只有一个选项是最符合题目要求的。2、假设栈初始为空，将中缀表达式a/b-(c*d+e*f)/g转化为等价后缀表达式过程中，当扫描到f时，栈中的元素依次为：A、+(*- B、+(-* C、/+(*-* D、/+-*涉及考点：考察中缀和后缀表达式的转化，并考察栈这种数据结构4、如下图二叉树进行中序线索化，则元素X的左、右线索指向的元素为A、 ecB、 eaC、 dcD、 ba涉及考点：中序线索化二叉树，找出左右线索5、森林F转化为对应二叉树T，则F的叶结点个数是()A、T的叶结点个数 B、T中度为1的结点个数C、T的左孩子指向为空的个数 D、T的右孩子指向为空的个数涉及考点：森林转化为

27、二叉树做法：第一，断开除最左孩子的孩子节点，第二，连接孩子节点中各兄弟节点，第三，将树顺时针旋转45度第四，同理处理其他树。第五，将所有树按照先后顺序依次作为右子树连接。6、5个元素有4种编码方案，下列不是前缀编码的是A、01,0000,0001,001,1B、011,000,001,010,1C、000,001,010,011,100D、0,100,110,1110,1100涉及考点：字符的前缀编码8、用哈希(散列)方法处理冲突(碰撞)时可能发生堆积(聚集)现象，则下列会直接受到堆积现象影响的是A、存储效率B、散列函数C、载运因子D、平均查找长度涉及考点：哈希(三列)方法处理冲突堆积现象影响

28、的因素9、存一棵具有15个关键词的4阶B树，则含有关键词的结点可能有A、5B、6C、10D、15涉及考点：B树10、用希尔排序法，对一列数据序列排序时，若第一次排序结果为：9,1,4,13,7,8,20,23,15，则该排序可能的间隔是：A、2B、3C、4D、5涉及考点：希尔排序法中的间隔11、下列最不可能是快速排序第二轮的结果是A、2,3,5,4,6,7,9B、2,7,5,6,4,3,9C、3,2,5,4,7,6,9D、4,2,3,5,7,6,9涉及考点：快速排序法12、程序P在装置M执行时间为20秒，编译优化后，P执行的指令数是以前的70%，但CPI为以前的1.2倍，则现在P在M上的执行时

29、间为A、8.4秒B、11.7秒C、14.0秒D、16.8秒涉及考点：cpu计算时间的计算方法。公式为cpu时间=指令数目(IC)*(平均每条指令的平均时钟周期个数 cpi)*周期长度 = ic*cpi/(频率)CPU = IC * CPI * T =20CPU = (70% IC) * (1.2 CPI) * T = 0.84 * (IC * CPI * T) =0.84 * 20 = 16.8 13.若x=103，y=-25,则下列式子中用8位定点补码运算时会溢出的是A.x+yB.-x+yC.x-yD.-x-y涉及考点：补码的表示14.float型数据常用IEEE754的单精度浮点格式表示。

30、现有两个float型变量x1与x2，分别存放两个32位寄存器f(x1)与f(x2)，若f(x1)=CC900000H，f(x2)=B0C00000H，则A.x1x2且同号B.x1x2且同号D.x1x2且异号涉及考点：机器中float型数据的比较，十六进制的float型数据比较15.某容量为256MB的存储器由若干个4M*8倍DRAM芯片构成，则该DRAM芯片的地址引脚与数据引脚的总和A.19B.22C.30D.36涉及考点：存储器的编址25.下列指令，无法在用户态执行的是A.trap指令B。跳转指令C。压栈指令D。关中断指令涉及考点：指令的执行状态-用户态33.关于OSI参考模型中，直接为会话

31、层提供服务的是：A。应用层B。表示层C。传输层D。网络层涉及考点：OSI网络模型40.用浏览器访问某学校主页，不可能用到的协议A.PPPB.ARPC.UDPD.SMTP涉及考点：网络协议二、综合应用题：第4147小题，共70分。41.二叉树的带权路径长度(WPL)是所有叶结点的带权路径长度之和。给定二叉树T，采用二叉链表存储，结点结构为left|weight|right,其中叶节点weight域保存该节点的非负权值。设root为指向T的根节点指针，请设计算法求T的WPL，要求：1)写出基本设计思想2)采用C或C+，给出二叉树节点的数据类型定义3)结合设计思想，采用C或C+描述算法，关键之处做出

32、标注。涉及考点：这道编程题目考察了二叉树的带权路径长度的求法，和往常一样首先要写出设计思想，然后做出数据类型定义，然后就是具体算法的编写46.文件F由200条记录组成，记录从1开始编号，用户打开文件后，欲将内存中的一条记录插入文件F中，作为其第30条记录，请回答下列问题，并说明理由。1)若文件系统为顺序分配方式，每个存储块存放一条记录，文件F的存储区域前后均有足够空闲的存储空间，则要完成上述操作最少要访问多少存储块？F的文件控制区内容会有哪些改变？2)若文件系统为链接分配方式，每个存储块存放的一条记录和一个链接指针，则要完成上述操作最少要访问多少存储块？若每个存储块大小为1KB，其中4个字节存

33、放指针，则该系统支撑文件的最大长度是多少？涉及考点：(1)文件系统的顺序分配方式(2)文件系统的链接分配方式，以及文件的存储47.系统中有多个生产者进程和消费者进程，共享用一个可以存1000个产品的缓冲区(初始为空)，当缓冲区为未满时，生产者进程可以放入一件其生产的产品，否则等待；当缓冲区为未空时，消费者进程可以取走一件产品，否则等待。要求一个消费者进程从缓冲区连续取出10件产品后，其他消费者进程才可以取产品，请用信号量P，V(wait，signed)操作实现进程间的互斥和同步，要求写出完整的过程；并指出所用信号量的含义和初值涉及考点：典型的生产者消费者模式进程间的互斥和同步科大科院考研网 ：

34、计算机组成原理与系统结构复习考题类型1.选择(20分)2.填空(30分)3.简答(20分)4.分析(10分)6.设计(20分)例题1.CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。A 512KB B 1MB C 256KB D 2MB2. 在计算机术语中，将ALU、控制器和（ ）存储器合在一起称为（ ）。 3反映主存速度指标的三个术语是存取时间、（ ）和（ ）。4形成指令地址的方法称为指令寻址，通常是（ ）寻址，遇到转移指令时（ ）寻址。5.集中式总线仲裁方式有：链式查询方式、计数器定时查询方式、独立请求方式。其中，优先级固定的是（ ）6.对活动头磁盘

35、组，磁盘地址包括（ ）、（ ）、 （ ）7.利用串行方式传送字符，每秒钟传送的比特（bit）位数常称为波特率。假设数据传送速率是120个字符/秒，每一个字符格式规定包含10个比特位（起始位、停止位、8个数据位），则传送的波特率是（ ），每个比特位占用的时间是（ ） 8.计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（ ）级、（ ）级。9.按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ ）加上一个固定的偏移值（ ）。10.一个较完善的指令系统，应当有数据传送、算

36、术运算、（ ）、（ ）四大类指令。知识点:第1章 计算机系统概论（常识、应得分）（1） 计算机发展历程（2） 计算机系统层次结构 1、计算机硬件的基本组成 2、计算机软件的分类 3、计算机的工作过程4.计算机层次结构（3） 计算机性能指标 吞吐量、响应时间；CPU时钟周期、主频、CPI、CPU执行时间；MIPS、MFLOPS。(四)定量定理1. 冯诺依曼结构及思想冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是。控制器完全可以区分开哪些是指令字，哪些是数据字。一般来讲，取指周期中从内存读出的信息流是指令流，它流向控制器；而在执行器周期中从内存读出的信息流是数据流，

37、它由内存流向运算器。2计算机系统设计的定量原理程序局部性分( 时间上局部性 )和( 空间上局部性 )Amdahl定律CPU性能公式CPU的性能取决于三个要素： 时钟频率f（或时钟周期t）； 每条指令所花的时钟周期数CPI； 指令条数IC一个程序所花的CPU时间(T)可以用两种方式来表示：3软件与硬件逻辑等价性任何操作(或功能)可以由软件来实现也可以有硬件来实现4系列机的概念 由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机5计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、 汇编语言级、高级语音级 。6计算机飞速发展、

38、性能不断提高得益于（计算机制造技术的发展）和（计算机系统结构的创新）7汉字的表示方法输入码汉字内码汉字字模码8计算机系统结构、计算机组成和实现的关系9计算机系统的概念（软件、硬件）运算器的核心功能部件是ALU10. 冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（指令执行的不同阶段）冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（ ） A指令操作码的译码结果 B. 指令和数据的寻址方式 C. 指令周期的不同阶段 D. 指令和数据所在的存储单元第2章 运算方法和运算器（考点很多、需谨慎）（1） 数制与编码 1、进位计数制及其相互转换

39、 2、真值和机器数 3、BCD码 4、字符与字符串 5、校验码（2） 定点数的表示和运算 1、定点数的表示无符号数的表示；有符号数的表示。 2、定点数的运算定点数的位移运算；原码定点数的加/减运算；补码定点数的加/减运算；定点数的乘/除运算；溢出概念和判别方法。（3） 浮点数的表示和运算 1、浮点数的表示浮点数的表示范围；IEEE754标准。 2、浮点数的加/减运算（4） 算法逻辑单元ALU 1、串行加法器和并行加法器 2、算法逻辑单元ALU的功能和机构1定点数表示（数制转换、BCD、字符串、校验等）分类及运算、溢出概念和判别2机器数表示及特点在机器数中，零的表示形式是唯一的，范围等。3按IE

40、EE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值加上一个固定的偏移值（ ）。格式比较大小。4. 设机器字长16位,定点表示,尾数15位,数符1位,问：(1)定点原码整数表示时,最大正数是多少?最小负数是多少?(2)定点原码小数表示时,最大正数是多少?最小负数是多少?(1)定点原码整数表示最大正数值(2151)10(32767)10最小负数值(2151)10(32767)10(2)定点原码小数表示 最大正数值(1215)10(0.111.11)2最小负数值(1215)10(0.111.11)25浮点数运算（定点数运算）浮

41、点数加减法运算过程（0操作数检查、对阶、尾数相加减、结果规格化、舍入处理）乘除运算分为四步： 0操作数检查（被除数X为0，则商为0；若除数Y为0，则商为） 阶码加减操作 尾数乘除操作 结果规格化和舍入处理6运算器设计（掌握ALU的功能与结构）7.提高并行性的两个渠道：空间并行性、时间并行性。第3章 内部存储器（重点、考点、易得分）（1） 存储器的分类（2） 存储器的层次化结构（3） 半导体随机存取存储器 1、SRAM存储器的工作原理 2、DRAM存储器的工作原理（4） 只读存储器（5） 主存储器与CPU的连接（6） 双口RAM和多模块存储器（7） 高速缓冲存储器（Cache） 1、程序访问的局

42、部性2、Cache的基本工作原理 3、Cache和主存之间的映射方式 4、Cache中主存块的替换算法 5、Cache写策略（8） 虚拟存储器 1、虚拟存储器的基本概念 2、页式虚拟存储器 3、段式虚拟存储器 4、段页式虚拟存储器 5、TLB（快表）1存储器分类不同存储器间的比较，SRAM与DRAM的结构及工作原理。1存贮器扩展，寻址范围。某机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是?某SRAM芯片，其容量为1M8位，除电源和接地端外，控制端有E和R/W，该芯片的管脚引出线数目至少是?位2双端口存储器及应用。双端口存储器所以能进行高速读/写操作，是因为采用（ ）3存储层次（重

43、点“四个问题”）（1）“Cache主存”和“主存辅存”层次“Cache主存”层次：弥补主存速度的不足“主存辅存”层次： 弥补主存容量的不足（2）四个问题1）当把一个块（页）调入高一层(靠近CPU)存储器时，可以放在哪些位置上? （映射规则）2）当所要访问的块（页）在高一层存储器中时，如何找到该块?（查找算法）3）当发生不命中时，应替换哪一块？（替换算法）4）当进行写访问时，应进行哪些操作? （写策略）A主存与高速缓存的主要映射方式及其特点。全相联：主存中的任一块可以被放置到Cache中的任意一个位置。特点：空间利用率最高，冲突概率最低，实现最复杂。 （需要一个访问速度很快、价格很高的相联存储器

44、及多个比较器） 应用场合：适用于小容量的Cache直接映象：主存中的每一块只能被放置到Cache中唯一的一个位置。特点：空间利用率最低，冲突概率最高， （抖动）；实现最简单。应用场合：适合大容量Cache组相联：主存中的每一块可以被放置到Cache中唯一的一个组中的任何一个位置l n 路组相联：每组中有n个块(nM/G )。n 称为相联度。l 绝大多数计算机的Cache: n 4想一想：相联度一定是越大越好？在组相联和全相联Cache中，则有多个块供选择。B 主要的替换算法有三种（1）随机法 优点：实现简单，缺点：命中率低（2）先进先出法（FIFO）优点：实现简单，缺点：受限（3）最近最少使用

45、法LRULRU（least recently used 近期最少使用） ：被访问的行计数器置0，其他的计数器增加1，替换值大的行，符合cache的工作原理C两种写策略l 写直达法（全写法）l 执行“写”操作时，不仅写入Cache，而且也写入下一级存储器。l 写回法（也称为拷回法） l 执行“写”操作时，只写入Cache。仅当Cache中相应的块被替换时，才写回主存。 4反映主存速度指标的三个术语是存取时间、（ ）和（ ）。5堆栈是一块按特定顺序进行数据存取的存储区，这种特定的顺序可以归结为：“后进先出”（LIFO）或“先进后出”（FILO）6依据堆栈的生长方式可将堆栈划分为 ：递增堆栈（asc

46、ending stack），递减堆栈（descending stack）。7根据堆栈指针指向的数据位置的不同，可将堆栈划分为：满堆栈（Full Stack），空堆栈（Empty Stack）。堆栈的两种生长方式堆栈指针指向的数据位置满递增：压栈操作，存储器地址增大（向上增长），SP指向存储有效数据的最高地址或者指向第一个要读出的数据的位置。空递增：压栈操作，存储器地址增大（向上增长），SP指向存储有效数据的最高地址的上一个空位置或者是指向将要读出的第一个数据位置的上一个空位置。满递减：压栈操作，存储器地址减小（向下增长），SP指向存储有效数据的最低地址或者是指向第一个要读出的数据的位置。空递减

47、：压栈操作，存储器地址减小（向下增长），SP指向最后压入堆栈的数据的下一个空位置或者指向将要读出的第一个数据位置的下一个空位置。8在以字节为单位寻址的存储器中，“字存储”模式有：有“小端”和“大端”两种方式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比是存放在较低的还是较高的地址来划分的，两种存储方式如图所示。字边界对齐的概念。9 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。 l h=Nc/（Nc+Nm）=1900/(1900+100

48、)=0.95l r=tm/tc=250ns/50ns=5l e=1/(r+(1-r)h)=1/(5+(1-5)0.95=83.3%l ta=tc/e=50ns/0.833=60ns 10 设某机主存容量为4MB，Cache的容量为16KB。每字块有8个字，每字32位。设计一个四路组相联映射的Cache组织。(1)画出主存地址字段中各段的位数。(2)说明主存中编号为128的块怎样映射到Cache中？（设组号、块号从0开始编排）(3)设Cache的初态为空，CPU依次从主存第0,1,2,89号单元读出90个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？(4)若Cache的速度是主存

49、速度的6倍，试问有Cache和无Cache相比，速度提高多少倍？ （1）因为每字块有8个字，每字32位，所以每字块有32字节，得出w=5，因为Cache的容量为16KB=214B，所以Cache共有214/25=29块，(得出c=9)，又因为是四路组相联映射，（得出r=2，因此d=9-2=7位），故29块Cache 可化分为29/22= 27 组，故组号7位，根据主存容量为4MB=222B，得出主存字块标记为s-d=22-7-5=10位。（2）因为Cache共有27组，每组含有4个字块，所以主存中编号为128的块映射到Cache中的组为i=128mod 128=0（？27），因此主存中编号为128的块可以映射到Cache L0行中的（C0、C1 、C2、C3）4个块中的任何一块。（3）由于每个字块有8个字，Cache的初态为空，因此CPU读0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入到Cache第0行中的任一块内，接着CPU读17号单元时均命中。同理，CPU读8，16，88号单元时均未命中。可见CPU第一遍读90个字时，共有12次未命中，其余全命中，后7遍全命中。命中率为：（908-12）/720=0.983（4）设Cache的存取周期为t，主存的存取周期为6t，没有Cache的访问时间为7206t，有Ca