第4章组合逻辑电路

1、第第4章章 组合逻辑电路组合逻辑电路 4.1 组合逻辑电路的分析方法组合逻辑电路的分析方法4.2 组合逻辑电路的设计方法组合逻辑电路的设计方法4.3 常用中规模组合逻辑器件及应用常用中规模组合逻辑器件及应用 4.4 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险第4章 组合逻辑电路 组合逻辑电路的一般框图组合逻辑电路的一般框图Fi = f i(A1, A2 , , An ) (i=1, 2, , m)工作特点工作特点: : 组合逻辑电路工作特点组合逻辑电路工作特点: :在任何时刻，电路的输出状态只在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。取决于同一时刻的

2、输入状态而与电路原来的状态无关。结构特点结构特点:1、输出、输入之间没有反馈延迟通路，、输出、输入之间没有反馈延迟通路，2、不含记忆单元、不含记忆单元 A1 A2 An F1 F2 Fm 组组合合逻逻辑辑电电路路 组合逻辑电路的特点组合逻辑电路的特点第4章 组合逻辑电路 所谓所谓逻辑电路的分析逻辑电路的分析，就是找出给定逻辑电路输出和输入，就是找出给定逻辑电路输出和输入之间的之间的逻辑关系逻辑关系，并指出电路的，并指出电路的逻辑功能逻辑功能。分析过程一般按下列步骤进行分析过程一般按下列步骤进行： (1) 根据给定的逻辑电路，从输入端开始，逐级推根据给定的逻辑电路，从输入端开始，逐级推导出输出端

3、的逻辑函数表达式。导出输出端的逻辑函数表达式。 (2) 根据输出函数表达式列出真值表。根据输出函数表达式列出真值表。 (3) 用文字概括出电路的逻辑功能。用文字概括出电路的逻辑功能。 4.1 组合逻辑电路的分析组合逻辑电路的分析 第4章 组合逻辑电路 解解：根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式： 【例4.1.1】 分析图4.1.1所示组合逻辑电路的逻辑功能。 ACPBCPABP 321,ACBCABACBCABPPPF 321第4章 组合逻辑电路 A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111 由真值表可以看出，在三

4、个输入变量中，只要有两个或由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为两个以上的输入变量为1，则输出函数，则输出函数F为为1，否则为，否则为0，它，它表示了一种表示了一种“少数服从多数少数服从多数”的逻辑关系。因此可以将该电的逻辑关系。因此可以将该电路概括为：路概括为：三变量多数表决器三变量多数表决器。 ACBCABF 第4章 组合逻辑电路 B A 1 C Y X Z 1 1 & & & & & & 例例2 试分析下图所示组合逻辑电路的逻辑功能。试分析下图所示组合逻辑电路的逻辑功能。解：解：1 1、根据逻辑电路写出各输出端的逻辑表达式，并进、根据逻辑电路写出各输出端的逻

5、辑表达式，并进行化简和变换。行化简和变换。BABAY CACAZ AX 第4章 组合逻辑电路 2 2、列写真值表、列写真值表BABA CACA 真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABAY CACAZ AX 第4章 组合逻辑电路 这个电路逻辑功能是对输入这个电路逻辑功能是对输入的二进制码求反码。最高位为的二进制码求反码。最高位为符号位，符号位，0表示正数，表示正数，1表示负表示负数，正数的反码与原码相同；数，正数的反码与原码相同；负数的数值部分是在原

6、码的基负数的数值部分是在原码的基础上逐位求反。础上逐位求反。3、确定电路逻辑功能、确定电路逻辑功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010第4章 组合逻辑电路 4.2 组合逻辑电路的设计组合逻辑电路的设计 组合逻辑电路可以采用小规模集成电路实现，也可以组合逻辑电路可以采用小规模集成电路实现，也可以采用中规模集成电路器件或存储器、可编程逻辑器件来实采用中规模集成电路器件或存储器、可编程逻辑器件来实现。现。 虽然采用中、大规模集成电路设计时，其最佳含义及虽然采

7、用中、大规模集成电路设计时，其最佳含义及设计方法都有所不同，设计方法都有所不同，但采用传统的设计方法仍是数字电但采用传统的设计方法仍是数字电路设计的基础路设计的基础。第4章 组合逻辑电路 组合逻辑电路的设计一般可按以下步骤进行：组合逻辑电路的设计一般可按以下步骤进行：1、逻辑抽象：根据实际逻辑问题的因果关系确定逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；根据逻辑描述列出真值表；3、由真值表写出逻辑表达式由真值表写出逻辑表达式; ;5、画出逻辑图。画出逻辑图。4、根据器件的类型根据器件的类型, ,

8、简化和变换逻辑表达式；简化和变换逻辑表达式；第4章 组合逻辑电路 解解: （1）逻辑抽象）逻辑抽象输入变量为输入变量为A、B、C，分别表示三类邮件。，分别表示三类邮件。输出变量分别为输出变量分别为FA、FB、FC ，分别表示指示要处理的邮件。，分别表示指示要处理的邮件。邮件处理邮件处理指示器指示器ABCFAFBFC第4章 组合逻辑电路 A B C FAFBFC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000011110011000001000000（2）列真值表）列真值表（3）写逻辑函数式）写逻辑函数式AFABAFBCBAFC第4章 组合逻辑电路 （4）画

9、出逻辑电路。）画出逻辑电路。根据以上表达式画出的逻辑电路如图所示。根据以上表达式画出的逻辑电路如图所示。 AFABAFBCBAFC&11ABCFAFBFC11第4章 组合逻辑电路 设计一个设计一个1 1位数值比较器：对两个位数值比较器：对两个1 1位数字进行位数字进行比较，以判断其大小的逻辑电路。比较，以判断其大小的逻辑电路。输入：两个一位二进制数输入：两个一位二进制数 A、B。 输出：输出： FBA=1，表示，表示A大于大于BFBABA=FBAABBA+=FBA=一位数值比较器真值表一位数值比较器真值表10011001010101010000FA=BFABBA输输 出出输输 入入第4章 组合

10、逻辑电路 BAF 1BAF 2ABBAF 3BABAF 1BABAF 2BABABABABABA 第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 4.3 常用常用MSI组合逻辑器件及应用组合逻辑器件及应用 4.3.1 编码器编码器4.3.2 译码器译码器4.3.3 数据选择器数据选择器 4.3.4 数据分配器数据分配器4.3.5 数值比较器数值比较器4.3.6 加法器加法器第4章 组合逻辑电路 4.3.1 编码器编码器能够实现编码功能的电路称为编码器能够实现编码功能的电路称为编码器 (Encoder)。m和和n之间的关系为之间的关系

11、为m2n当当m=2n时，称为二进制编码器时，称为二进制编码器m=10，n=4时称为二时称为二-十进制十进制 (BCD) 编码器编码器第4章 组合逻辑电路 普通编码器的特点是：任何时刻只允许输入一个有效普通编码器的特点是：任何时刻只允许输入一个有效信号，信号，不允许出现多个输入同时有效不允许出现多个输入同时有效的情况，否则编码器的情况，否则编码器将产生错误的输出。将产生错误的输出。常用的编码器有普通编码器和优先编码器两类常用的编码器有普通编码器和优先编码器两类 优先编码器则在优先编码器则在一定条件下允许多个输入同时有效一定条件下允许多个输入同时有效，它能够根据事先安排好的优先顺序只对优先级别最高

12、的有它能够根据事先安排好的优先顺序只对优先级别最高的有效输入信号进行编码。效输入信号进行编码。第4章 组合逻辑电路 74LS148是一种带扩展功能的二进制优先编码器是一种带扩展功能的二进制优先编码器1.二进制优先编码器二进制优先编码器常用中规模优先编码器有常用中规模优先编码器有74LS148(8线线-3线优先编码器）、线优先编码器）、74LS147（10线线-4线线BCD优先编码器）优先编码器）在逻辑符号中，在逻辑符号中，小圆圈小圆圈表示低电平有效表示低电平有效第4章 组合逻辑电路 第4章 组合逻辑电路 表表4.3.174LS148的功能表的功能表 输入输入 输出输出 S1000000000

13、1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 101234567IIIIIIII210Y Y YEXSYY第4章 组合逻辑电路 2.二二-十进制优先编码器十进制优先编码器二二-十进制优先编码器也称十进制优先编码器也称BCD优先编码器优先编码器图图4.3.374LS147的逻辑符号的逻辑符号第4章 组合逻辑电路

14、表表4.3.274LS147的功能表的功能表 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0123456789IIIIIIIII3210Y Y Y Y第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 译码是编码的逆过程，译码器译码是编码的逆过程，译码器(D

15、ecoder)的逻辑功能是的逻辑功能是将输入二进制代码的原意将输入二进制代码的原意“译成译成”相应的状态信息。相应的状态信息。4.3.2译码器译码器 译码器有两种类型：译码器有两种类型： 一类是一类是变量译码器变量译码器，也称，也称唯一地址译码器唯一地址译码器，常用于计，常用于计算机中将一个地址代码转换成一个有效信号；算机中将一个地址代码转换成一个有效信号； 另一类是另一类是显示译码器显示译码器，主要用于驱动数码管显示数字，主要用于驱动数码管显示数字或字符。或字符。第4章 组合逻辑电路 地址译码器的原理框图如图地址译码器的原理框图如图4.3.4所示，它有所示，它有n个输入个输入端、端、m个译码

16、输出端，个译码输出端，m2n。译码器工作时，对于。译码器工作时，对于n变量变量的每一组输入代码，的每一组输入代码，其其余输出均为无效电平余输出均为无效电平。 第4章 组合逻辑电路 二进制译码器有二进制译码器有n位输入、位输入、2n位输出。位输出。常用的中规模集成芯片有常用的中规模集成芯片有74LS139（双（双2线线-4线译码器）、线译码器）、74LS138(3线线-8线译码器线译码器)、74LS154（4线线-16线译码器）线译码器）等。等。1.二进制译码器二进制译码器1）译码器的功能描述）译码器的功能描述第4章 组合逻辑电路 （1）2-4译码器译码器013012011010AAEYAAEY

17、AAEYAAEY 第4章 组合逻辑电路 表表4.3.32-4译码器的功能表译码器的功能表 EA1 A010000 0 00 11 01 11 1 1 10 1 1 11 0 1 1 1 1 0 11 1 1 00123YYYY013012011010AAYAAYAAYAAY 0,1,2,3i 0E）（，时，时，因此，当因此，当 iimY 0E时，当 第4章 组合逻辑电路 LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3Y2Y1Y0A0A1E输出输 入功能表功能表 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 第4章

18、组合逻辑电路 （2）3-8译码器译码器 A0 A1 A2 3E 2E E1 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引脚图引脚图逻辑符号逻辑符号 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 第4章 组合逻辑电路 74HC138集成译码器内部逻辑电路集成译码器内部逻辑电路 E1 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 3E & & & &

19、 & & & & & 0123210AAAEEEY 0123212AAAEEEY 0123211AAAEEEY 0123217AAAEEEY 第4章 组合逻辑电路 2E3E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHXHHHHHHHHHA2E1输输 出出输输 入入A1A074HC138集成译码器功能表集成译码器功能表第4章 组合逻辑电路 00120m

20、AAAY10121mAAAY20122mAAAY30123mAAAY50125mAAAY60126mAAAY40124mAAAY70127mAAAY0123210AAAEEEY 0123212AAAEEEY 0123211AAAEEEY 0123217AAAEEEY iimY 001321 EEE第4章 组合逻辑电路 可见，译码器的每一个输出函数对应输入变量的一组可见，译码器的每一个输出函数对应输入变量的一组取值，取值，当使能端有效时，它正好是输入变量最小项的非当使能端有效时，它正好是输入变量最小项的非。因此变量译码器也称为因此变量译码器也称为最小项发生器最小项发生器。 iimY 当使能端有效

21、时，第4章 组合逻辑电路 2）译码器的扩展）译码器的扩展图图4.3.7采用采用2片片3-8译码器扩展成译码器扩展成 第4章 组合逻辑电路 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3

22、 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A0 A1 A2 (II) (III) 用用74X139和和74X138构成构成第4章 组合逻辑电路 二进制译码器的应用很广，典型的应用有以下几种：二进制译码器的应用很广，典型的应用有以下几种：（1）实现逻辑函数；）实现逻辑函数；（2）实现存储系统的地址译码；）实现存储系统的地址译码；（3）带使能端的译码器可用作数据分配器或脉冲分配器。）带使能端的译码器可用作数据分配器或脉冲分配器。 3）译码器的应用）译码器的应用第4章 组合逻辑电路 3 3线线88线译码器的线译码器的 含三变量函数的全部最

23、小项。含三变量函数的全部最小项。Y Y0 0Y Y7 7基于这一点用该器件能够方便地实现三变量逻辑函数。基于这一点用该器件能够方便地实现三变量逻辑函数。CBAAAAY01200m 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A0 A1 A2 A0 +5V Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY .当当E1 =1 ，E2 = E3 = 0时时第4章 组合逻辑电路 7620mmmm 7620mmmm ABCAL 用一片用一片74HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将

24、函数式变换为最小项之和的形式 在译码器的输出端加一个与非门，即可实现给定的在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数组合逻辑函数. +5V A B C L & 7620YYYY ABCCABCBACBAL 第4章 组合逻辑电路 数据分配器：相当于多输出的单刀多掷开关，是一种能将数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。从数据分时送到多个不同的通道上去的逻辑电路。数据分配器示意图数据分配器示意图 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 （3）用）用74HC138组成数据分配器组成数据分配器第4章 组合逻辑电路

25、 用译码器实现数据分配器用译码器实现数据分配器 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E1 E2 E3 A0 A1 A2 +5V E1 D= E2 Y0 Y2 010CBAEEEY3212 CBA当当ABC = 010 ，E1=1，E2=D，E3=0时，时，Y2=D第4章 组合逻辑电路 采用采用Multisim软件对电路仿真软件对电路仿真第4章 组合逻辑电路 输输 入入输输 出出E1E E3 3E E2 2A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDL

26、HHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138译码器作为数据分配器时的功能表译码器作为数据分配器时的功能表 第4章 组合逻辑电路 二二-十进制译码器也称十进制译码器也称BCD译码器译码器，它的功能是，它的功能是将输入的一位将输入的一位BCD码（四位二进制代码码（四位二进制代码)译成译成10个高、个高、低电平输出信号，因此也叫低电平输出信号，因此也叫4-10译码器译码器。2.二二十进制译码器十进制译码器12345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3

27、A2A1A0VCC第4章 组合逻辑电路 74LS42的功能表的功能表 第4章 组合逻辑电路 3.显示译码器显示译码器 脉脉冲冲信信号号 计计数数器器 译译码码器器 驱驱动动器器 显显示示器器 KHz 第4章 组合逻辑电路 （1 1）最常用的显示器有：半导体发光二极管和液晶显示器。）最常用的显示器有：半导体发光二极管和液晶显示器。 第4章 组合逻辑电路 由于数码管有共阴、共阳之分，因此常用的显示由于数码管有共阴、共阳之分，因此常用的显示译码器也分两类：译码器也分两类： 一类译码器的输出为低电平有效，如一类译码器的输出为低电平有效，如74LS46、74LS47等，可等，可驱动共阳极数码管驱动共阳极

28、数码管； 另一类译码器的输出为高电平有效，如另一类译码器的输出为高电平有效，如74LS48、74LS49等，可等，可驱动共阴极数码管驱动共阴极数码管。（2 2）常用的集成七段显示译码器）常用的集成七段显示译码器 第4章 组合逻辑电路 74LS4774LS48第4章 组合逻辑电路 图图4.3.12七段显示译码器七段显示译码器 第4章 组合逻辑电路 第4章 组合逻辑电路 输入输入 输输 出出 功能及功能及显示字符显示字符 LTRBID3 D2 D1 D00111111111110 1 0000 0000000100100011010001010110011110001001100111111111

29、10000000111111111111110000001100111100100100000110100110001001001100000000111100000000001100试灯输入试灯输入纹波灭零输入纹波灭零输入熄灭输入熄灭输入0123456789RBO/BIgfedcba第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 图图4.3.13具有灭具有灭0控制功能的数码显示系统控制功能的数码显示系统 第4章 组合逻辑电路 第4章 组合逻辑电路 4.3.3 数据选择器数据选择器 数据选择的功能：在通道选数据选择的功能：在通道选择信号的作用下，将多个通择信号的作用下，将多个

30、通道的数据分时传送到公共的道的数据分时传送到公共的数据通道上去的。数据通道上去的。数据选择器：能实现数据选择功能的逻辑电路。它的作用数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称相当于多个输入的单刀多掷开关，又称“多路开关多路开关” ” 。 通通道道选选择择数数据据输输出出 I0 I1 12 nI 第4章 组合逻辑电路 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 2 2 位地址位地址码输入端码输入端使能信号输使能信号输入端，低电入端，低电平有效平有效1 1路数据输路数据输出端出端数数据据输输入入端端第4章 组合逻辑电路 0 0I

31、 I3 30 11 01 1=1=1=0=0 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 & 1 Y 301201101001ISSISSISSISSY 33221100mImImImIY 01YS0S1E地址使能输出输 入功能表功能表000I0001I1010I2011I3第4章 组合逻辑电路 （1）8选选1数据选择器数据选择器74HC151YYE74LS15174LS151S2S1S0YD7D6D5D4D3D2D1D0Y常用的集成数据选择器有常用的集成数据选择器有74LS157(四四2选选1)、74LS153(双双4选选1)、74LS151（8选选1)、74LS150（16

32、选选1）等。）等。第4章 组合逻辑电路 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 & & & & & & & & & & 1 1 2 2个互补个互补输出端输出端8 8 路数据路数据输入端输入端1 1个使能个使能输入端输入端3 3 个地址个地址输入端输入端74LS151的内部逻辑图的内部逻辑图第4章 组合逻辑电路 输 入输 出使 能选 择YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD70D1D2D3D4D5D6D7D70126012501240123012

33、201210120012DSSSDSSSDSSSDSSSDSSSDSSSDSSSDSSSY 70iiiDmY当当E=1时，时，Y=0 。 当当E=0时时第4章 组合逻辑电路 数据选择器的应用很广，典型应用有以下几个方面：数据选择器的应用很广，典型应用有以下几个方面： 作数据选择，以实现多路信号分时传送。作数据选择，以实现多路信号分时传送。 实现组合逻辑函数。实现组合逻辑函数。 在数据传输时实现并在数据传输时实现并串转换。串转换。 产生序列信号。产生序列信号。 第4章 组合逻辑电路 数据选择器组成逻辑函数产生器数据选择器组成逻辑函数产生器控制控制Di ，就可得到不同的逻辑函数。就可得到不同的逻辑

34、函数。当当D0 =D3=D5 = D7=0D1 =D2=D4= D6=1 时：时：当当D0 =D3=D5 = D7=1D1 =D2=D4= D6=0 时：时：iiimDY 706421mmmmY 7530mmmmY 当当E=0时时：YYE74LS15174LS151S2S1S0YD7D6D5D4D3D2D1D0Y第4章 组合逻辑电路 比较比较Y与与L，当，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时时，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYABC10Y=LABCBABCAL CABABCBABCAABCBABCAL C)C(C0 E2SA 1SB 0

35、SC 7766554433221100DmDmDmDmDmDmDmDmY 7653mmmmL 解解:第4章 组合逻辑电路 a a、将函数变换成最小项表达式、将函数变换成最小项表达式b b、将使器件处于使能状态、将使器件处于使能状态c c、地址、地址信号信号S2、 S1 、 S0 作为函数的输入变量作为函数的输入变量d d、处理数据输入、处理数据输入D0D7信号电平。信号电平。 逻辑表达式中有逻辑表达式中有mi ，则相应，则相应Di =1，其他的数据输，其他的数据输入端均为入端均为0。总结总结: :第4章 组合逻辑电路 将两片将两片74151组成二位组成二位8选选1的数据选择器的数据选择器 扩展

36、扩展 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74HC151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y (0) (I) 第4章 组合逻辑电路 将将两片两片74LS151连接成一个连接成一个16选选1的数据选择器的数据选择器 D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74HC151 D0 D1 D2 D3 D4

37、 D5 D6 D7 S0 S2 S1 E Y D8 D9 D10 D11 D12 D13 D14 D15 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y 1 1 (I) 74HC151 (II) 第4章 组合逻辑电路 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 实现并行数据到串行数据的转换实现并行数据到串行数据的转换 S0 S1 L S2 0 1 0 0 1 1 0 1 第4章 组合逻辑电路 【例【例4.3.4】 试用试用4选选1MUX实现三变量函数：实现三变量函数： ( , ,)F A B CABC

38、ABCABCABC解：（解：（1）确定）确定4选选1MUX的地址输入，将的地址输入，将A1、A0分别接分别接A、B,则则F可写成可写成 0012012Fm Cm CmCm CmmCm C（2）确定）确定4选选1MUX的数据输入的数据输入3322110030DmDmDmDmDmYiii 比较比较Y与与F0, 13210 DCDCDD第4章 组合逻辑电路 0, 13210 DCDCDD01ABAA 第4章 组合逻辑电路 数据分配器又称多路分配器数据分配器又称多路分配器(DEMUX)，其功能与数，其功能与数据选择器相反，它可以将一路输入数据按据选择器相反，它可以将一路输入数据按n位地址分送到位地址分

39、送到2n个数据输出端上。个数据输出端上。4.3.4数据分配器数据分配器 数数据据输输入入 通通道道选选择择信信号号 Y0 Y1 Y7 第4章 组合逻辑电路 图4.3.24用译码器实现DEMUX 第4章 组合逻辑电路 图4.3.25多通道数据分时传送 数据分配器常与数据选择器联用，以实现多通道数据分时传送。第4章 组合逻辑电路 第4章 组合逻辑电路 数值比较器是对两个位数相同的二进制数进行数值比数值比较器是对两个位数相同的二进制数进行数值比较，并判定其关系大小的组合逻辑电路，比较结果有较，并判定其关系大小的组合逻辑电路，比较结果有AB、A B0A0 B0A0 = B0A1 = B1A1 = B1

40、A1 = B1010A1 B1FA=BFABA0 B0A1 B1输输 出出输输 入入FAB = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0B = (A1B1) + ( A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB = (A1B1) + ( A1=B1)(A0BIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 = B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 FBA FBA 高位片高位片输出输出低位片低位片 A0 B0

41、A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 0 1 0 FAB FA=B FAB B3A3B0A0B7A7B4A4第4章 组合逻辑电路 用两用两片片74LS85组成组成16位数值比较器（串联位数值比较器（串联扩展方式）。扩展方式）。 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1

42、B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 高位片高位片 输出输出低位片低位片B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB

43、 IAB IA=B FAB FA=B FAB C1 FAB FA=B FAB 采用串联扩展方式采用串联扩展方式数值比较器数值比较器第4章 组合逻辑电路 用用7 74HC85组成组成1616位数值比较器的并联扩展方式。位数值比较器的并联扩展方式。 A0 B0 A12 B12 IAB IA=B IAB FAB FAB C3 A1 B1 A2 B2 A3 B3 A15 B15 A8 B8 A0 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A4 B4 A0 B0 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3

44、 A0 B0 IAB IA=B IAB FAB FAB C0 A1 B1 A2 B2 A3 B3 B0 A1 B1 A2 B2 A3 B3 A0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 FAB FAB FA=B C4 IAB IA=B IAB B3A3B0A0B7A7B4A4B11A11B8A8B15A15B12A12输出输出第4章 组合逻辑电路 图图4.3.27用用4位数值比较器扩展为位数值比较器扩展为8位数值比较器位数值比较器 第4章 组合逻辑电路 图4.3.284位比较器扩展为16位比较器 第4章 组合逻辑电路 4.3.6 算术运算电路算术运算电路 A B S C H

45、A FA Ai Bi Ci-1 Ci Si 在两个在两个1 1位二进制数相加时，不考虑低位来的进位的相加位二进制数相加时，不考虑低位来的进位的相加-半加半加在两个二进制数相加时，考虑低位进位的相加在两个二进制数相加时，考虑低位进位的相加-全加全加 半加器半加器全加器全加器两个两个1 1位二进制数相加位二进制数相加: :第4章 组合逻辑电路 不考虑低位进位，将两个不考虑低位进位，将两个1 1位二进制数位二进制数A、B相加的器件。相加的器件。 半加器的真值表半加器的真值表 逻辑表达式逻辑表达式1000C011110101000SBA 半加器的真值表半加器的真值表 A B =1 & C=AB BAS

46、 BABAS 如用与非门实现最少要几个门如用与非门实现最少要几个门? ?C = AB 逻辑图逻辑图第4章 组合逻辑电路 1110100110010100全加器真值表全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。并根据求和结果给出该位的进位信号。111011101001110010100000CiSCi-1BA第4章 组合逻辑电路 你能用你能用7415174138设计设计全加器吗全加器吗? ? 用这两种器件组成逻辑函数产生电路用这两种器件组成逻辑函数产生电路, ,有什么不同有什么不同? ?-1i-1

47、i-1i-1i-1i CBAABCCBACBACBAS -1i-1i-1io)( CBAABBCACBAABC S A B Ci-1 Ci BA 1 - iCBA AB 1 - i)(CBA 1 CO CO A B S Ci Ci-1 C O C I 于是可得全加器的逻辑表达式为于是可得全加器的逻辑表达式为第4章 组合逻辑电路 如何用如何用1 1位全加器实现两个四位二进制数相加？位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =?低位的进位信号送给邻近高位作为输入信号，采用串行进位低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。加

48、法器运算速度不高。 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C3 C0 C1 C2 FA0 FA1 FA2 FA3 0 0第4章 组合逻辑电路 定义两个中间变量定义两个中间变量Gi和和Pi ： 提高运算速度的基本思想：设计进位信号产生电路，提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。信号，而无需等待最低位的进位信号。定义第定义第i 位的进位信号（位的进位信号（Ci ）：）：1 iiiiiiC)BA(BACP()iiiABGiii

49、AB1GPiiiiCC第4章 组合逻辑电路 4 4位全加器进位信号的产生：位全加器进位信号的产生：C0= G0+ +P0 C-1 C1= G1+ +P1 C0C1 = G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1 C2 = G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2 = G3+ +P3 （G2+ P2 C1 )=G3+ +P3 G2+P3P2 C1 =G3+ +P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+ +P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1)Ci= GiPi Ci-

50、1 P()iiiABGiiiAB第4章 组合逻辑电路 集成超前进位产生器集成超前进位产生器74LS182 Cn+x Cn+y Cn+z 3P3 Cn & & 1 1 1 1 1 3G2P3 2G3 1P3 1G3 0P3 0GP G& & & & & & & & & & & & 内内部部逻逻辑辑图图 74LS182 Cn+x Cn+y Cn+z G P Cn G0 P0 G1 P1 G2 P2 G3 P3 逻辑符号逻辑符号第4章 组合逻辑电路 超前进位集成4位加法器74LS283 A3 B2 A2 B1 A1 B0 A0 C1 74HC283 B3 CO S3 S2 S1 S0 7474HC2

51、83 3逻辑框图逻辑框图 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 74HC283引脚图引脚图第4章 组合逻辑电路 B3 A3 B2 A2 B1 A1 B0 A0 C1 & 1 & 1 & 1 & 1 & 1 1 1 & & & & CO (C3) & P3 1 1 & & & & P2 1 1 & & & P1 1 1 & & P0 1 1 S3 1 S2 1 S1 1 S0 74HC283逻辑框图逻辑框图第4章 组合逻辑电路 例例1. 1. 用两片用两片7

52、4LS283构成一个构成一个8位二进制数加法器。位二进制数加法器。 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片内是超前进位，而片与片之间是串行进位。在片内是超前进位，而片与片之间是串行进位。第4章 组合逻辑电路 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S

53、2 S1 S0 C1 CO 0 8421码输入码输入余余3 3码输出码输出1 10 0例例. 用用74283构成将构成将8421BCD码转换为余码转换为余3码的码制转换电路。码的码制转换电路。8421码码余余3码码000000010010001101000101+0011+0011+0011CO第4章 组合逻辑电路 【例【例4.3.6】试用】试用4位二进制全加器位二进制全加器74LS283构成一位构成一位8421BCD码加法电路。码加法电路。解：解：4位二进制加法器按二进制数规则进行加法运算，运算位二进制加法器按二进制数规则进行加法运算，运算结果也是用二进制数表示。结果也是用二进制数表示。 十

54、进制数加法的进位规则是十进制数加法的进位规则是“逢逢10进进1”，且运算结果也，且运算结果也应该用应该用8421BCD码来表示，因此必须将二进制加法器的运算码来表示，因此必须将二进制加法器的运算结果结果进行修正进行修正，才能得到，才能得到等值的等值的8421BCD码。码。表表4.3.12十进制数十进制数019与二进制数、与二进制数、8421BCD码的对应关系码的对应关系 等效等效十进十进制数制数两个码相加求和两个码相加求和输出（）码输出（）码进位进位和（二进制数）和（二进制数）十位十位个位个位C C4 4S S3 3S S2 2S S1 1S S0 0D D1010D D3 3D D2 2D

55、D1 1D D0 00 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 01 12 20 00 00 01 10 00 00 00 01 10 03 30 00 00 01 11 10 00 00 01 11 14 40 00 01 10 00 00 00 01 10 00 05 50 00 01 10 01 10 00 01 10 01 16 60 00 01 11 10 00 00 01 11 10 07 70 00 01 11 11 10 00 01 11 11 18 80 01 10 00 00 00 01 10

56、00 00 09 90 01 10 00 01 10 01 10 00 01 110100 01 10 01 10 01 10 00 00 00 011110 01 10 01 11 11 10 00 00 01 112120 01 11 10 00 01 10 00 01 10 013130 01 11 10 01 11 10 00 01 11 114140 01 11 11 10 01 10 01 10 00 015150 01 11 11 11 11 10 01 10 01 116161 10 00 00 00 01 10 01 11 10 017171 10 00 00 01 11 1

57、0 01 11 11 118181 10 00 01 10 01 11 10 00 00 019191 10 00 01 11 11 11 10 00 01 1第4章 组合逻辑电路 B1B0B3B2A1A0A3 A2S374LS283S2S1S0C4 C0第4章 组合逻辑电路 从表中还可看出，当从表中还可看出，当8421BCD码有进位时，码有进位时，D10=1,因此因此可以将可以将D10看做修正标志。看做修正标志。当当D10=0，即二进制数，即二进制数9（1001）时，不需要修正；）时，不需要修正；当当D10=1，即二进制数，即二进制数10（1010）时，需要修正。）时，需要修正。通过表通过表

58、4.3.12求出求出D10与与C4、S3S0的逻辑关系并构成校正电路，的逻辑关系并构成校正电路，则可实现二进制运算结果到则可实现二进制运算结果到8421BCD码的等值转换。从表码的等值转换。从表4.3.12中可以看出，当输入中可以看出，当输入C4=1或或S3、S1同时为同时为1，或，或S3、S2同同时为时为1时，时，D10就为就为1，因而修正标志，因而修正标志D10可写成可写成 D10=C4+S3S1+S3S2 第4章 组合逻辑电路 当当D10=1时，需要对二进制加法器的运算结果进行修正。时，需要对二进制加法器的运算结果进行修正。因此整个因此整个8421BCD码加法电路需要用码加法电路需要用2

59、片片74LS283，第，第片完片完成二进制数的相加操作，第成二进制数的相加操作，第片完成和的修正操作，其电路如片完成和的修正操作，其电路如图图4.3.33所示。所示。 1010S01101010S00000123012310当当SSSSDDDDD图图4.3.33一位一位8421BCD码加法器码加法器 第4章 组合逻辑电路 第4章 组合逻辑电路 第4章 组合逻辑电路 4.4 组合逻辑电路中的竞争与冒险组合逻辑电路中的竞争与冒险 1. 竞争与冒险竞争与冒险第4章 组合逻辑电路 不考虑门的延时时间不考虑门的延时时间考虑门的延时时间考虑门的延时时间, ,当当A=0 B=11AAL0AAL2、产生的竞争冒险的原因产生的竞争冒险的原因第4章 组合逻辑电路 图4.4.1竞争冒险示例1 第4章 组合逻辑电路 由于竞争而使电路输出端产生由于竞争而使电路输出端产生尖峰脉冲尖峰脉冲的现象称为冒险。的现象称为冒险。当某一输入变量发生变化时，由于传输路径不同，到达当某一输入变量发生变化时，由于传输路径不同，到达电路中某一个门的输入端的时间电路中某一个门的输入端的时间有先有后有先有后，这种时差现象称，这