第5章 触发器2

1、1第五章第五章 触发器触发器Chapter 5 Flip-Flops 第一节第一节 概述概述 第二节第二节 触发器的电路结构与动作特点触发器的电路结构与动作特点 5.2.1 基本基本RS触发器触发器 5.2.2 同步触发器同步触发器 5.2.3 主从触发器主从触发器 5.2.4 边沿触发器边沿触发器 5.2.5 CMOS触发器触发器 第三节第三节 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 第四节第四节 触发器应用举例触发器应用举例2上次授课内容回顾上次授课内容回顾u触发器的概念、特点、分类；触发器的概念、特点、分类；u触发器的触发类型：触发器的触发类型： 直接触发、电平触发、边

2、沿触发；直接触发、电平触发、边沿触发；u基本基本RSRS触发器触发器( (与非门与非门) )；基本基本RSRS触发器触发器同步同步触发器触发器数字电路一般工作数字电路一般工作在同一个在同一个CPCP下。下。直接触发直接触发电平触发电平触发同步同步RSRS触发器触发器同步同步D D触发器触发器同步同步JKJK触发器触发器同步同步T,TT,T触发器触发器01RSQRSQnn3上次授课内容回顾上次授课内容回顾 同步触发器同步触发器 ( (时钟触发器时钟触发器) ) 同步同步RSRS触发器触发器 同步同步D D触发器触发器 同步同步JKJK触发器触发器 同步同步T T触发器触发器 T T触发器触发器0

3、1RSQRSQnnDQn1nnQQ1nnnQKQJQ1nnnQTQTQ14同步同步触发器触发器主从主从触发器触发器同步触发器同步触发器的空翻现象的空翻现象 主从主从RSRS触发器触发器主从主从D D触发器触发器主从主从JKJK触发器触发器从触发器只能输出从触发器只能输出 CP=1期间，主触发器期间，主触发器最后最后一次一次 变化所得到的状态。变化所得到的状态。 上次授课内容回顾上次授课内容回顾5与非门构成的基本与非门构成的基本RS-FF或非门构成的基本或非门构成的基本RS-FF同步同步RS 触发器触发器1S1RQSRQC1CP同步同步D-FF的惯用符号和国标符号的惯用符号和国标符号 上次授课内

4、容回顾上次授课内容回顾6同步同步JK-FF的惯用符号和国标符号的惯用符号和国标符号 同步同步T-FF的惯用符号和国标符号的惯用符号和国标符号 主从主从RS-FF的惯用符号的惯用符号主从主从D-FF的惯用符号和国标符号的惯用符号和国标符号 上次授课内容回顾上次授课内容回顾7 主从主从JK-FFJK-FF的逻辑图的逻辑图 主从主从JK-FF的特性表的特性表SR特性归纳J=K=0时, Qn+1=QnJK 时，时，Qn+1=JJ=K=1时，Qn+1=Qn三、主从三、主从JK-FFJK-FF8主从主从JK-FF的惯用符号和国标符号的惯用符号和国标符号 由特性表可知，其特性方程仍为由特性表可知，其特性方程

5、仍为:nnnQKQJQ1例：例：在下图所示的主从在下图所示的主从JK触发器电路中，若触发器电路中，若CP、J、K的电压波形如图所示的电压波形如图所示,试求试求Q和和 端的电压波形端的电压波形,设设 。Q0nQ三、主从三、主从JK-FFJK-FF9 注：在注：在CP=1期间，期间，J、K信号均未发生改变。信号均未发生改变。三、主从三、主从JK-FFJK-FF10(二二)主从主从JF-FF的一次变化现象的一次变化现象例：例：根据根据CP、J、K信号的波形分析主、从触发器信号的波形分析主、从触发器的输出规律。的输出规律。波形强调了波形强调了CP=1期间期间J、K是变化的。是变化的。试分析三个时钟试分

6、析三个时钟CP作用期间主、从触发器的输出作用期间主、从触发器的输出变化规律。变化规律。主从主从JK-FF对照逻辑图对照逻辑图SR11 主从主从JK-FF的逻辑图的逻辑图 SR0-1-0-111-0-1-001010打开打开封锁封锁010封锁封锁1打开打开01CP=1期间期间JK多次变多次变化时的情况化时的情况10三、主从三、主从JK-FFJK-FF12 主从主从JK-FF的逻辑图的逻辑图 SR1-0-1-000-1-0-111001打开打开封锁封锁100封锁封锁1打开打开10CP=1期间期间JK多次变多次变化时的情况化时的情况01三、主从三、主从JK-FFJK-FF13三、主从三、主从JK-F

7、FJK-FF结论结论：当当Q=0时时, 只有只有J的变化可能使的变化可能使Y由由0变变1, 且只改变一次。且只改变一次。当当Q=1时时, 只有只有K的变化可能使的变化可能使Y由由1变变0, 且只改变一次。且只改变一次。这就是主从这就是主从JK触发器的触发器的一次变化现象一次变化现象。YY14【例例】右图示出了右图示出了CP、J、K信号的波形，波信号的波形，波形强调了形强调了CP=1期间期间J、K是变化的。是变化的。试分析三个时钟试分析三个时钟CP作作用期间主、从触发器用期间主、从触发器的输出变化规律。的输出变化规律。令令Qn0.15主从主从JK-FFJK-FF的一次变化现象示例的一次变化现象示

8、例YY结论结论：当当Q=0时，只有时，只有J的变化可的变化可能使能使Y由由0变变1，且只改变，且只改变一次。一次。当当Q=1时，只有时，只有K的变化的变化可能使可能使Y由由1变变0，且只改，且只改变一次。这就是主从变一次。这就是主从JK触触发器的发器的一次变化现象一次变化现象。16 主从主从JK触发器的触发器的一次变化现象一次变化现象说明触发器在说明触发器在CP作用期间对作用期间对J、K的变化是敏感的。干扰信号是造成的变化是敏感的。干扰信号是造成J、K变化的重要原因。在变化的重要原因。在CP作用期间，干扰信号相当作用期间，干扰信号相当于窄脉冲作用于于窄脉冲作用于J或或K端，引起主触发器状态改变

9、，端，引起主触发器状态改变，主触发器记忆了干扰信号，使得主从主触发器记忆了干扰信号，使得主从JK触发器触发器抗干抗干扰能力变差扰能力变差。三、主从三、主从JK-FFJK-FF17 从本小节可知：从本小节可知： 1、主从触发器状态的改变是在、主从触发器状态的改变是在CP下降沿下降沿完完成的，因而这种结构成的，因而这种结构无空翻现象无空翻现象； 2、主从触发器在、主从触发器在CP作用期间作用期间无法抗干扰无法抗干扰，为克服这一缺点，又出现了为克服这一缺点，又出现了边沿触发器边沿触发器。三、主从三、主从JK-FFJK-FF185.2.4 边沿触发器边沿触发器(Edge-triggered Flip-

10、Flop)tCP上升沿上升沿下降沿下降沿01:也称正边沿也称正边沿10:也称负边沿也称负边沿19 为了提高触发器的可靠性，增强抗干扰能力，希为了提高触发器的可靠性，增强抗干扰能力，希望触发器的望触发器的次态仅仅取决于次态仅仅取决于CP信号下降沿信号下降沿(或上升沿或上升沿)到达时刻输入信号的状态。为实现这一设想，人们研到达时刻输入信号的状态。为实现这一设想，人们研制了各种制了各种边沿触发器边沿触发器。u维持阻塞结构正边沿维持阻塞结构正边沿RS触发器触发器;u维持阻塞结构正边沿维持阻塞结构正边沿D触发器触发器;u利用传输延迟时间的负边沿利用传输延迟时间的负边沿JK触发器触发器;u利用利用CMOS

11、传输门的上边沿传输门的上边沿D触发器触发器u利用利用CMOS传输门的上边沿传输门的上边沿JK触发器触发器5.2.4 边沿触发器边沿触发器(Edge-triggered Flip-Flop)20一、维持阻塞结构正边沿触发器一、维持阻塞结构正边沿触发器(1) 维持阻塞正边沿维持阻塞正边沿RS触发器触发器维持阻塞正边沿维持阻塞正边沿RS触发器逻辑图触发器逻辑图 置置1维持线维持线置置0阻塞线阻塞线置置1阻塞线阻塞线置置0维持线维持线5.2.4 边沿触发器边沿触发器(Edge-triggered Flip-Flop)21一、维持阻塞结构一、维持阻塞结构 正边沿正边沿RS触发器触发器置置1维持线维持线置

12、置0维持线维持线12增加增加G5G6与线。即使与线。即使 S、R低电平消失，当低电平消失，当CP S R的状态也维持不变的状态也维持不变&CPSRQQG3G4G1G2&G5S&G6R目的：目的：CP由低变为高后无由低变为高后无论论S、R如何改变，如何改变， G3 G4输出始终不变。输出始终不变。010 101022一、维持阻塞结构一、维持阻塞结构 正边沿正边沿RS触发器触发器置置0阻塞线阻塞线置置1阻塞线阻塞线43置置1维持线维持线置置0维持线维持线12&CPSRQQG3G4G1G2&G5S&G6R目的：目的：CP由低变为高后无由低变为高后无论论S、R如何改变，如何改变， G3 G4输出始终不

13、变。输出始终不变。1011110110000当当CP=1，G3 G4输出改变，且不允许输出改变，且不允许S=1,R=0 G3出出0 G4出出0增加线。即使增加线。即使S R先先后为后为1，G3 G4组成的组成的RS触触发器不会改变状态，保证发器不会改变状态，保证CP=1的全部时间里的全部时间里G3 G4输出不会改变。输出不会改变。S=0,R=1 G3出出0 G4出出123一、维持阻塞结构一、维持阻塞结构 正边沿正边沿RS触发器触发器&CPSRQQG3G4G1G2&G5S&G6R00111100是否还有约束条件？是否还有约束条件？约束条件依然存在，约束条件依然存在，即：即：RS=0RS=0不允许

14、！不允许！111024由分析可知，其特性方程仍为由分析可知，其特性方程仍为:01RSQRSQnn一、维持阻塞结构一、维持阻塞结构 正边沿正边沿RS触发器触发器逻辑符号逻辑符号1S1RQSRQC1CP1S1RQSRQC1CP正边沿正边沿RS触发器触发器负边沿负边沿RS触发器触发器同步同步RS触发器触发器25维持阻塞正边沿维持阻塞正边沿D触发器逻辑图触发器逻辑图 SRD一、维持阻塞结构一、维持阻塞结构 正边沿触发器正边沿触发器(2) 维持阻塞正边沿维持阻塞正边沿D触发器触发器26维持阻塞正边沿维持阻塞正边沿D触发器触发器惯用逻辑符号惯用逻辑符号 和和 国家标准逻辑符号国家标准逻辑符号 一、维持阻塞

15、结构一、维持阻塞结构 正边沿触发器正边沿触发器(2) 维持阻塞正边沿维持阻塞正边沿D触发器触发器DS其中：其中： 具有异步具有异步“置置1”功能；功能； 具有异步具有异步“置置0”功能。功能。DR27例：例：已知维持阻塞正边沿已知维持阻塞正边沿D触发器的触发器的CP、 、 、D信号波形如下，试画出信号波形如下，试画出Q的波形的波形(令令 )。DRDS1nQ 由分析可知，维持阻塞正边沿由分析可知，维持阻塞正边沿D触发器的特性方程仍触发器的特性方程仍为：为： 。集成维持阻塞。集成维持阻塞D触发器有触发器有7474、74H74、74S74、74LS74等，它们均为双等，它们均为双D触发器。触发器。D

16、Qn128二、利用传输延迟时间的负边沿二、利用传输延迟时间的负边沿JK触发器触发器PPRS触发器，其翻转触发器，其翻转时间小于门时间小于门G7、G8的传输延迟时间的传输延迟时间分析分析: ( 设设J=1,K=0,Q=0,Q=1) CP=0：J,K变化无影响，因为变化无影响，因为CP=0锁住了锁住了G7,G8. Q=0不变不变 CP: 01, CP=1使使G6输出输出1，(G50,但晚但晚),所以所以G40. Q=0不变不变 CP=1: Q=0锁住锁住G8，K变化无影响。变化无影响。Q=1 G6=1 Q=0 不变不变 CP:10, G6=0,Q取决取决G5，因为，因为J=1,Q=1, G5=0

17、Q=1,变化。变化。 注意：注意：CP 10, G7=1,但延迟了。但延迟了。Q已经已经=0.29利用传输延迟时间的负边沿利用传输延迟时间的负边沿JK触发器逻辑图及逻辑符号触发器逻辑图及逻辑符号 二、利用传输延迟时间的负边沿二、利用传输延迟时间的负边沿JK触发器触发器 由分析可知，利用传输延迟时间的负边由分析可知，利用传输延迟时间的负边JK沿触发器的沿触发器的特性方程仍为：特性方程仍为： 。属于这种类型的集成触。属于这种类型的集成触发器常用的型号为双发器常用的型号为双JK触发器触发器74S112、74LS112。nnnQKQJQ130 例：例：已知负边沿已知负边沿JK触发器的触发器的CP、 、

18、 、J、K信号波形如下，试画出信号波形如下，试画出Q的波形的波形(令令 )。DRDS0nQ31从本小节可知：从本小节可知： 边沿触发器的共同特点是：边沿触发器的共同特点是：触发器的状态仅触发器的状态仅取决于取决于CP信号的上升或下降沿到达时的输入的信号的上升或下降沿到达时的输入的逻辑状态逻辑状态。这一特点有效的提高了触发器的抗干。这一特点有效的提高了触发器的抗干扰能力，因而也提高了电路工作的可靠性。扰能力，因而也提高了电路工作的可靠性。5.2.4 边沿触发器边沿触发器(Edge-triggered Flip-Flop)四、利用四、利用CMOS传输门的上边沿传输门的上边沿D触发器触发器 因为这种

19、结构的触发器结构上与主从触发器相因为这种结构的触发器结构上与主从触发器相似，有时也称为似，有时也称为CMOS主从主从D触发器。其电路结构触发器。其电路结构图如下图所示：图如下图所示：32图图5.2.21 5.2.21 利用利用CMOSCMOS传输门的上边沿传输门的上边沿D D触发器逻辑图触发器逻辑图 QQQQ33 对上图稍加改变，用或非门取代反相器，加进对上图稍加改变，用或非门取代反相器，加进置位、复位端，则成为具有置位、复位端，则成为具有异步异步置位、复位置位、复位端的端的CMOS上边沿上边沿D触发器，如图所示：触发器，如图所示：图图5.2.22 5.2.22 具有异步置位、复位端的上边沿具

20、有异步置位、复位端的上边沿D D触发器逻辑图触发器逻辑图 34 双双D触发器触发器CD4013（CC4013）就是这样的触发）就是这样的触发器，其功能表和逻辑符号如下所示：器，其功能表和逻辑符号如下所示：表表5-2-9 CD40135-2-9 CD4013功能表功能表图图5.2.23 CD40135.2.23 CD4013图形符号图形符号 35五、利用五、利用CMOS传输门的上边沿传输门的上边沿JK触发器触发器 CMOS边沿边沿JK触发器是在触发器是在D触发器的基础上增触发器的基础上增加转换电路而成，如图所示：加转换电路而成，如图所示：图图5.2.24 5.2.24 利用利用CMOSCMOS传

21、输门的上边沿传输门的上边沿JKJK触发器逻辑图触发器逻辑图 36 双双JK触发器触发器CD4027(CC4027)就是以该电路为主就是以该电路为主干，其功能表和惯干，其功能表和惯用符号如下：用符号如下：表表5 52 210 CD402710 CD4027功能表功能表图图5.2.25 CD40275.2.25 CD4027图形符号图形符号374.3 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 按逻辑功能的不同，钟控触发器可分为：按逻辑功能的不同，钟控触发器可分为： RS D JK T T 描述触发器逻辑功能的方法有：描述触发器逻辑功能的方法有： 特性表特性表 特性特性(征征)方程方

22、程 状态转换图状态转换图384.3.1 触发器按逻辑功能的分类与描述触发器按逻辑功能的分类与描述一、一、RS触发器触发器 1. 特性表特性表凡在时钟控制下，逻辑功凡在时钟控制下，逻辑功能符合此特性表的触发器能符合此特性表的触发器就叫做就叫做 RS 触发器。触发器。0 0 10 1 00 1 11 0 01 0 11 1 0111000不定1 1 1不定n Q n+1 Q 0 0 0R S 392. 特性方程特性方程3. 状态转换图状态转换图 它表明它表明 Q 从从Qn Qn+1所需要的输入条件。所需要的输入条件。综上综上可知可知描述触发器的逻辑功能有三种方法：描述触发器的逻辑功能有三种方法：

23、特性表、特性方程和状态转换图特性表、特性方程和状态转换图。01R = XS = 0R = 0S = 1R = 1S = 0R = 0 S = X RSQQn+1n0 1000111100 11 1X X0 0状态转换图可从特性表中归纳，状态转换图可从特性表中归纳，由由特性表特性表填填卡诺图卡诺图得得特性方程特性方程：Qn+1= S+ RQnRS = 0(约束条件)40 凡在时钟信号作用下逻辑功能符合下表的逻凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做辑功能者，均叫做D触发器。触发器。D触发器特性表触发器特性表D触发器特性触发器特性(征征)方程方程D触发器的状态转换图触发器的状态转换图

24、 DQn1二、二、D触发器触发器41 凡在时钟信号作用下逻辑功能符合下表的逻凡在时钟信号作用下逻辑功能符合下表的逻辑功能者，均叫做辑功能者，均叫做JK触发器。触发器。JK触发器特性表触发器特性表JK触发器特性触发器特性(征征)方程方程JK触发器的状态转换图触发器的状态转换图 nnnQKQJQ1三、三、JK触发器触发器42 T触发器的逻辑功能是：当触发器的逻辑功能是：当T=1时，每来一时，每来一个个CP信号其状态就翻转一次；而当信号其状态就翻转一次；而当T=0时，时，CP信号到达后其状态保持不变。信号到达后其状态保持不变。T触发器特性表触发器特性表T触发器特性触发器特性(征征)方程方程T触发器的

25、状态转换图触发器的状态转换图 nnnQTQTQ1四、四、T、T 触发器触发器43 在触发器的定型产品中并没有专门的在触发器的定型产品中并没有专门的T触发触发器，而是将器，而是将JK触发器的触发器的J、K输入端连在一起作输入端连在一起作为为T端，若端，若 (接高电平接高电平)，则有，则有 ，即，即每次每次CP信号作用后触发器必发生翻转，这种触信号作用后触发器必发生翻转，这种触发器即为发器即为 T 触发器。触发器。1TnnQQ1四、四、T、T 触发器触发器445.3.2 触发器电路结构与逻辑功能的关系触发器电路结构与逻辑功能的关系 逻辑功能：着重逻辑功能：着重次态、现态及输入信号之间的逻次态、现态

26、及输入信号之间的逻辑关系辑关系，可用，可用特性表、特性方程或状态转换图特性表、特性方程或状态转换图给出。给出。 按逻辑功能的不同，可将触发器分为：按逻辑功能的不同，可将触发器分为：RS、D、JK、T和和 T 触发器等类型。触发器等类型。 而电路结构形式着重于而电路结构形式着重于动作特点动作特点。按电路结构形。按电路结构形式的不同可将触发器分为：基本式的不同可将触发器分为：基本RS、同步、主从、同步、主从、边沿触发器等。边沿触发器等。同一逻辑功能的触发器可以用不同的电路结构实现；同一逻辑功能的触发器可以用不同的电路结构实现；同一电路结构同一电路结构可以做成不同逻辑功能的触发器。可以做成不同逻辑功

27、能的触发器。45 因为因为JK触发器包含了触发器包含了RS、T、T触发触发器的所有逻辑功能，所以目前生产的时钟器的所有逻辑功能，所以目前生产的时钟控制触发器定型产品中控制触发器定型产品中只有只有JK-FF和和D-FF两大类两大类。4.3.3 不同触发器之间的转换不同触发器之间的转换46（一）（一）D-FF转换成转换成JK-FFnQKnQJD得到：nQKnQJ1nQ D;1nQ根据：4.3.3 不同触发器之间的转换不同触发器之间的转换 看到此看到此47(二二) JK-FF转换为转换为D-FF的转换的转换转转换换图图 DK D,J得到：nQKnQJ1nQ :FF-JK nDQnQD )nQnQD(

28、D1nQ :FF-D 根据：4.3.3 不同触发器之间的转换不同触发器之间的转换484.4 触发器的应用举例触发器的应用举例例例1 1：CMOS主从主从D-FF CC4013组成图组成图4.4.1(a)所示电路。所示电路。CP为方为方波，其周期远大于电路中波，其周期远大于电路中RC的乘积。分析在的乘积。分析在CP作用下，电路输出作用下，电路输出Q怎样变化？若已知怎样变化？若已知 ，试画出试画出Q端的波形，并标明有关参数。（已知端的波形，并标明有关参数。（已知VDD=+5V,反相器的阈反相器的阈值电压为值电压为2.5V）。）。pFCkR100,100,100 sTCP图图5.4.1(a) 5.4

29、.1(a) 例例1 1图图 图图5.4.1(b) 5.4.1(b) 例例1 1波形图波形图 49D0=MD1=Q0Q0n+1=D0=MQ1n+1=D1=Q0n例：单脉冲产生电路。例：单脉冲产生电路。4.4 触发器的应用举例触发器的应用举例将脉冲宽度将脉冲宽度(高高电平电平1的时间的时间)大大于时钟周期的输于时钟周期的输入入M信号转换成信号转换成脉冲宽度恒定为脉冲宽度恒定为一个一个CP周期的输周期的输出信号出信号Y。50两个两个JK触发器连成计数型触发器连成计数型T触发器触发器,分析电路分析电路.514.4 触发器的应用举例触发器的应用举例例例2：试用触发器设计一个单脉冲发生器。试用触发器设计一

30、个单脉冲发生器。 用用JK-FF设计的单脉冲发生器电路逻辑图如下：设计的单脉冲发生器电路逻辑图如下： 单脉冲发生器的单脉冲发生器的特点特点：每按动一次开关，只产生一个脉：每按动一次开关，只产生一个脉冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲冲，脉冲宽度与按动开关的时间长短无关，每次产生的脉冲宽度为一个时钟周期。宽度为一个时钟周期。52当开关按下时：当开关按下时：JA=KA=1，JK-FFA翻转翻转(CP下降沿下降沿)，Qn+1A= QnA (CP下降沿下降沿)。 JK-FFB正常工作。正常工作。 JB=KB=1,翻转特性翻转特性, Qn+1B= QnB (QA下降沿下降沿)。而而RA=QB，当，当QB=0时，时，JK-FFA被置被置0。当开关不按下时：当开关不按下时：JA = RB = 0,KA=1, JK-FFA置置0，JK-FF