数字电子技术基础第6章ppt课件

1、 第 六 章时 序 逻 辑 电 路 教学内容6.1 概述6.2 时序逻辑电路的分析方法6.3 假设干常用的时序逻辑电路6.4 时序逻辑电路的设计方法 教学要求教学要求 一一. .重点掌握的内容：重点掌握的内容：1时序逻辑电路的概念及电路构造特点；2同步时序电路的普通分析方法；3同步计数器的普通分析方法；4会用置零法和置数法构成恣意进制计数器。二二. .普通掌握的内容：普通掌握的内容：1同步、异步的概念，电路现态、次态、有效形状、无效形状、有效循环、无效循环、自启动的概念，存放的概念；2同步时序逻辑电路设计方法。6.1 概述概述 一、组合电路与时序电路的区别一、组合电路与时序电路的区别1. 组合

2、电路：组合电路：电路的输出只与电路的输入有关，电路的输出只与电路的输入有关，与电路的前一时辰的形状无关。与电路的前一时辰的形状无关。2. 时序电路：时序电路：电路在某一给定时辰的输出电路在某一给定时辰的输出取决于该时辰电路的输入取决于该时辰电路的输入还取决于前一时辰电路的形状还取决于前一时辰电路的形状由触发器保管由触发器保管时序电路：时序电路： 组合电路组合电路+触发器触发器电路的形状与时间顺序有关电路的形状与时间顺序有关组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出 时序电路在任何时辰的稳定输出，不仅与时序电路在任何时辰的稳定输出，不仅与该时辰的输入信号有关，而且还与电路原来的该时

3、辰的输入信号有关，而且还与电路原来的形状有关。形状有关。构成时序逻辑电路的根本单元是触发器。构成时序逻辑电路的根本单元是触发器。 二、时序逻辑电路的分类：二、时序逻辑电路的分类：按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路一切触发器形状的变化都是在一切触发器形状的变化都是在同一时钟信号操作下同时发生。同一时钟信号操作下同时发生。触发器形状的变化不是同时发生。触发器形状的变化不是同时发生。按按输输出出特特点点可可分分为为米利型时序逻辑电路米利型时序逻辑电路穆尔型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的形状，而且还输出不仅取决于存储

4、电路的形状，而且还决议于电路当前的输入。决议于电路当前的输入。输出仅决议于存储电路的形状，与电路输出仅决议于存储电路的形状，与电路当前的输入无关。当前的输入无关。三、时序逻辑电路的功能描画方法三、时序逻辑电路的功能描画方法逻辑方程组逻辑方程组形状表形状表卡诺图卡诺图形状图形状图时序图时序图逻辑图逻辑图 特性方程：描画触发器逻辑功能的逻辑表达式。特性方程：描画触发器逻辑功能的逻辑表达式。驱动方程：鼓励方程触发器输入信号的逻辑驱动方程：鼓励方程触发器输入信号的逻辑 表达式。表达式。时钟方程：控制时钟时钟方程：控制时钟CLKCLK的逻辑表达式。的逻辑表达式。形状方程：次态方程次态输出的逻辑表达式。形

5、状方程：次态方程次态输出的逻辑表达式。 驱动方程代入特性方程得形状方程。驱动方程代入特性方程得形状方程。输出方程：输出变量的逻辑表达式。输出方程：输出变量的逻辑表达式。1. 逻辑方程组逻辑方程组2. 形状表形状表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。3. 形状图形状图反映时序电路形状转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出4. 时序图时序图 时序图又叫任务波形图，它用波形的方式笼时序图又叫任务波形图，它用波形的方式笼统地表达了输入信号、输出信号、电路的形状等统地表达了输入信号、输出信号、电路的形状等的取值在时间上的对应关系。的取值在时间上的对应

6、关系。 这四种方法从不同侧面突出了时序电路逻这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是一样的，可以辑功能的特点，它们在本质上是一样的，可以相互转换。相互转换。电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程形状方程形状方程形状图、形状图、形状表形状表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：46.2 时序逻辑电路的分析方法时序逻辑电路的分析方法2将驱动方程代入特性方程判别电路逻判别电路逻辑功能辑功能,检查检查自启动自启动3计算有效形状：在时序电路中，凡是被利用了的形状。有效形状：在时序电路中，凡是被利用了的形状。有效循环：有效形状构成的循

7、环。有效循环：有效形状构成的循环。无效形状：在时序电路中，凡是没有被利用的形状。无效形状：在时序电路中，凡是没有被利用的形状。无效循环：无效形状假设构成循环，那么称为无效循无效循环：无效形状假设构成循环，那么称为无效循环。环。自启动：在自启动：在CLK作用下，无效形状能自动地进入作用下，无效形状能自动地进入到有效循环中，那么称电路能自启动，否那么称不到有效循环中，那么称电路能自启动，否那么称不能自启动。能自启动。例6.2.1解解: 写方程组写方程组21312321)(QQJQJQQJ233121)(1QKQQKK 驱动方程同步时序电路，时钟方程省去。输出方程32QQY求形状方程求形状方程将驱动

8、方程代入JK触发器的特性方程 中得电路的形状方程:QKQJQ* 323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ计算、列形状转换表计算、列形状转换表 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ画形状转换图画形状转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y作时序图作时序图 阐明电路功能阐明电路功能这是一个同步七进制加法计数器，能自启动。000001001011

9、001011011000例6.2.3解:写方程式驱动方程21211QQADQD代入D触发器的特性方程，得到电路的形状方程212*211*1QQADQQDQ输出方程21212121)()(QQAQQAQQAQQAY 求形状方程求形状方程输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 021*21*1QQAQQQ2121QQAQQAY计算、计算、列形状转列形状转换表换表212*211*1QQADQQDQ2121QQAQQAY输入 现 态 次 态输出12 QQ*1*2QQA

10、Y0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画形状转换图画形状转换图电路形状电路形状转换方向转换方向00011011转换条件转换条件0/0A/YQ2Q10/10/00/01/01/01/11/0作时序图作时序图 阐明电路功能阐明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。0111100110016.3 假设干常用的时序逻辑电假设干常用的时序逻辑电路路存放器和移位存放器存放器和移位存放器 一、存放器一、存放器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代

11、码的电路称为存放器。的电路称为存放器。 存放器是由具有存储功能的触发器组合起来构成存放器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储的。一个触发器可以存储1 1位二进制代码，存放位二进制代码，存放n n位位二进制代码的存放器，需用二进制代码的存放器，需用n n个触发器来构成。个触发器来构成。同步触发器构成4位存放器边沿触发器构成1清零。 ，异步清零。即有：00000123QQQQ0DR0123*0*1*2*3DDDDQQQQ2送数。 时，CLK上升沿送数。即有：1DR3坚持。在 、 CLK上升沿以外时间，存放器内容将坚持不变。1DR二、移位存放器二、移位存放器单向移位存放器单向移

12、位存放器2*31*20*1*0QQQQQQDQi、001 0010011 110110101 经过4个CLK信号以后，串行输入的4位代码全部移入存放器中，同时在4个触发器输出端得到并行输出代码。 首先将4位数据并行置入移位存放器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。单向移位存放器具有以下主要特点：单向移位存放器具有以下主要特点：1 1单向移位存放器中的数码，在单向移位存放器中的数码，在CLKCLK脉冲操脉冲操 作下，可以依次右移作下，可以依次右移或左移。或左移。2 2n n位单向移位存放器可以存放位单向移位存放器可以存放n n位位二进制二进制 代

13、码。代码。n n个个CLKCLK脉冲即可完脉冲即可完成串行输入任务，成串行输入任务， 以后可从以后可从Q0Q0Qn-1Qn-1端获得并行的端获得并行的n n位二进制数码，再位二进制数码，再用用n n个个CLKCLK脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。3 3假设串行输入端形状为假设串行输入端形状为0 0，那么，那么n n个个CLKCLK脉冲后，脉冲后， 存放器便被清零。存放器便被清零。双向移位存放器双向移位存放器2片片74LS194A接成接成8位双向移位存放器位双向移位存放器Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194用双向移位

14、存放器用双向移位存放器74LS194组成节日彩灯控制电路组成节日彩灯控制电路+5V+5VS1=0,S0=1右移控制右移控制+5V CLK1秒秒Q=0时时LED亮亮清清0按键按键1k二极管二极管发光发光LEDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RDS1S0CLK74LS194本节小结：本节小结： 存放器是用来存放二进制数据或代存放器是用来存放二进制数据或代码的电路，是一种根本时序电路。任何码的电路，是一种根本时序电路。任何现代数字系统都必需把需求处置的数据现代数字系统都必需把需求处置的数据和代码先存放起来，以便随时取用。和代码先存放起来，以便随时取用。本节小结：本节小

15、结： 存放器分为根本存放器和移位存放器存放器分为根本存放器和移位存放器两大类。根本存放器的数据只能并行输入、两大类。根本存放器的数据只能并行输入、并行输出。移位存放器中的数据可以在移并行输出。移位存放器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、行输出，并行输入、串行输出，串行输入、并行输出。并行输出。 存放器的运用很广，特别是移位存放器，存放器的运用很广，特别是移位存放器，不仅可将串行数码转换成并行数码，或将并不仅可将串行数码转换成并行数码

16、，或将并行数码转换成串行数码，还可以很方便地构行数码转换成串行数码，还可以很方便地构成移位存放器型计数器和顺序脉冲发生器等成移位存放器型计数器和顺序脉冲发生器等电路。电路。本节小结：本节小结：计数器计数器 在数字电路中，可以记忆输入脉冲个数的电在数字电路中，可以记忆输入脉冲个数的电路称为计数器。路称为计数器。分类：分类：按计数器中触发器能否同时翻转按计数器中触发器能否同时翻转同步计数器同步计数器异步计数器异步计数器按计数器中的数字增减按计数器中的数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器

17、十进制计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器0132110122011001QQQQKJQQKJQKJKJnnnnn位二进制同步加法计数器的电路衔接规律：位二进制同步加法计数器的电路衔接规律：驱动方程驱动方程输出方程输出方程0121QQQQCnn一、同步计数器一、同步计数器279页图页图6.3.104位二进制同步加法计

18、数器位二进制同步加法计数器 假设计数脉冲频率为假设计数脉冲频率为f0，那么，那么Q0、Q1、Q2、Q3端输出脉端输出脉冲的频率依次为冲的频率依次为f0的的1/2、1/4、1/8、1/16。因此又称为分频器。因此又称为分频器。4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163预置数控预置数控制端制端数据输入端数据输入端异步复位端任务形状任务形状控制端控制端进位进位输出输出(a)引脚陈列图4位同步二进制计数器位同步二进制计数器74161功能表功能表74161具有异步清零和同步置数功能具有异步清零和同步置数功能.4位同步二进制计数器位同步二进制计数器74163功能表功能表7

19、4163具有同步清零和同步置数功能具有同步清零和同步置数功能.0132110122011001QQQQKJQQKJQKJKJnnnn驱动方程驱动方程输出方程输出方程0121QQQQBnnn位二进制同步减法计数器的衔接规律：位二进制同步减法计数器的衔接规律：284页图页图6.3.154位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191预置数控预置数控制端制端使能端使能端加减控加减控制端制端串行时钟输出串行时钟输出4位同步二进制可逆计数器位同步二进制可逆计数器74LS191功能表功能表74LS191具有异步置数功能具有异步置数功能.111011101110001000100双时钟加

20、双时钟加/减计数器减计数器74LS19374LS193具有异步清零和异步置数功能具有异步清零和异步置数功能.2 2、同步十进制计数器、同步十进制计数器同步十进制加法计数器同步十进制加法计数器:在同步二进制加法计数在同步二进制加法计数器根底上修正而来器根底上修正而来. 同步十进制加法计数器同步十进制加法计数器74LS160与与74LS161逻辑图和功能表均一样逻辑图和功能表均一样,所不同的是所不同的是74LS160是是十进制而十进制而74LS161是十六进制。是十六进制。 同步十进制可逆计数器也有单时钟和双时钟同步十进制可逆计数器也有单时钟和双时钟两种构造方式。属于单时钟的有两种构造方式。属于单

21、时钟的有74LS190等，属等，属于双时钟的有于双时钟的有74LS192等。等。74LS190与与74LS191逻辑图和功能表均一样；逻辑图和功能表均一样；74LS192与与74LS193逻辑图和功能表均一样。逻辑图和功能表均一样。二、异步计数器二、异步计数器1 1、异步二进制计数器、异步二进制计数器3位异步二进制加法计数器100 KJ111 KJ122 KJ触发器为下降沿触发，触发器为下降沿触发，Q0接接CLK1,Q1接接CLK2。假设上升沿触发，那么假设上升沿触发，那么应应 Q0接接CLK1,Q1接接CLK2。3位异步二进制减法计数器100 KJ111 KJ122 KJ触发器为下降沿触发，

22、触发器为下降沿触发， 接接CLK1, 接接CLK2。假设上升沿触发，那么应假设上升沿触发，那么应 接接CLK1, 接接CLK2。0Q1Q0Q1Q2 2、异步十进制计数器、异步十进制计数器异步二五十进制计数器74LS290置0端置9端 假设计数脉冲由假设计数脉冲由CLK0端输入，输出由端输入，输出由Q0端端引出，即得到二进制计数器；假设计数脉冲由引出，即得到二进制计数器；假设计数脉冲由CLK1端输入，输出由端输入，输出由Q1Q3引出，即是五进制引出，即是五进制计数器；假设将计数器；假设将CLK1与与Q0相连，同时以相连，同时以CLK0为输入端，输出由为输入端，输出由Q0Q3引出，那么得到引出，那

23、么得到8421码码十进制计数器。十进制计数器。74LS290功能表功能表缺陷：缺陷：1任务频率较低；任务频率较低； 2在电路形状译码时存在竞争在电路形状译码时存在竞争冒险景象。冒险景象。异步计数器特点异步计数器特点优点：构造简单优点：构造简单三、恣意进制计数器的构成方法三、恣意进制计数器的构成方法 利用现有的利用现有的N N进制计数器构成恣意进制进制计数器构成恣意进制M M计计数器时，假设数器时，假设MNMNMN，那么要多片，那么要多片N N进制计数器。进制计数器。实现方法实现方法置零法复位法置零法复位法置数法置位法置数法置位法置零法：适用于有清零输入端的集成计数器。原置零法：适用于有清零输入

24、端的集成计数器。原理是不论输出处于哪一形状，只需在清零输入端理是不论输出处于哪一形状，只需在清零输入端加一有效电平电压，输出会立刻从那个形状回到加一有效电平电压，输出会立刻从那个形状回到00000000形状，清零信号消逝后，计数器又可以从形状，清零信号消逝后，计数器又可以从00000000开场重新计数。开场重新计数。 置数法：适用于具有预置功能的集成计数器。对置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程于具有预置数功能的计数器而言，在其计数过程中，可以将它输出的恣意一个形状经过译码，产中，可以将它输出的恣意一个形状经过译码，产生一个预置数控制信号反响至预

25、置数控制端，在生一个预置数控制信号反响至预置数控制端，在下一个下一个CLKCLK脉冲作用后，计数器会把预置数输入脉冲作用后，计数器会把预置数输入端端D0D1D2D3D0D1D2D3的形状置入输出端。预置数控制信号的形状置入输出端。预置数控制信号消逝后，计数器就从被置入的形状开场重新计数。消逝后，计数器就从被置入的形状开场重新计数。例例6.3.2解：解：置零法置零法 74LS160具有异步清零功能Q3Q2Q1Q00000000100100011010001010110)(12QQRD当当MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并

26、行进位方式、 整体置零方式、整体置数方式整体置零方式、整体置数方式 假设假设M可分解为可分解为M=N1N2(N1、N2均小于均小于N，可采用衔接方式有：可采用衔接方式有： 假设假设M为大于为大于N的素数，不可分解，那么其的素数，不可分解，那么其衔接方式只需：衔接方式只需： 整体置零方式、整体置数方式整体置零方式、整体置数方式串行进位方式：以低位片的进位信号作为高位片串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。的时钟输入信号。并行进位方式：以低位片的进位信号作为高位片并行进位方式：以低位片的进位信号作为高位片的任务形状控制信号。的任务形状控制信号。整体置零方式：首先将两片整体置零方

27、式：首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在计数器记为计数器记为M形状时使形状时使RD=0，将两片计数器同，将两片计数器同时置零。时置零。整体置数方式：首先将两片整体置数方式：首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在某一形状下使某一形状下使LD=0，将两片计数器同时置数成，将两片计数器同时置数成适当的形状，获得适当的形状，获得M进制计数器。进制计数器。例例6.3.3 用两片同步十进制计数器接成百进制计数器用两片同步十进制计数

28、器接成百进制计数器.解：解：并行进位方式并行进位方式串行进位方式串行进位方式例例6.3.4 用两片用两片74LS160接成二十九进制计数器接成二十九进制计数器.解：解： 整体置零方式整体置零方式整体置数方式整体置数方式四、移位存放器型计数器四、移位存放器型计数器环形计数器环形计数器构造特点构造特点: D0=Q3CLK形状转换图形状转换图:构成四进制计数器构成四进制计数器,不能自启动不能自启动.能自启动的环形计数器能自启动的环形计数器:形状转换图：形状转换图： n位移位存放器构成的环形计数器只需位移位存放器构成的环形计数器只需n个个有效形状，有有效形状，有2n-n个无效形状。个无效形状。扭环形计

29、数器扭环形计数器构造特点构造特点:10nQD形状转换图：形状转换图：能自启动的扭环形计数器能自启动的扭环形计数器:形状转换图：形状转换图： n位移位存放器构成的扭环形计数器有位移位存放器构成的扭环形计数器有2n个有效形状，有个有效形状，有2n-2n个无效形状。个无效形状。6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法根据设根据设计要求计要求画原始画原始形状图形状图最简形最简形状图状图画电画电路图路图检查电路检查电路能否自启能否自启动动12 24 46 6选触发器，求时钟、选触发器，求时钟、输出、形状、驱动输出、形状、驱动方程方程5 5形状形状分配分配3 3化简化简设计步骤设计步骤:确定输

30、入、确定输入、输出变量及输出变量及形状数形状数2n-1M2n例例6.4.1 设计一个带有进位输出端的十三进制计数器设计一个带有进位输出端的十三进制计数器.解：解：该电路不需输入端该电路不需输入端,有进位输出用有进位输出用C表示，规定有进表示，规定有进位输出时位输出时C=1，无进位输出时，无进位输出时C=0。十三进制计数器十三进制计数器应该有十三个有应该有十三个有效形状，分别用效形状，分别用S0、S1、S12表表示。画出其形状示。画出其形状转换图：转换图：1建立原始形状图建立原始形状图形状转换图不需化简。形状转换图不需化简。由于由于231324，因此取触发器因此取触发器位数位数n=4。对形。对形

31、状进展编码，状进展编码，得到形状转化得到形状转化表如下：表如下：形状化简形状化简2 2形状分配形状分配34选触发器，求时钟、输出、形状、驱动方程选触发器，求时钟、输出、形状、驱动方程CQQQQ*0*1*2*3形状方程：形状方程：01223*3QQQQQQ012023123*2QQQQQQQQQQ0101*1QQQQQ0203*0QQQQQ23QQC 假设选用假设选用4个个JK触发器，需将形状方程触发器，需将形状方程变换成变换成JK触发器特性方程的规范方式，即触发器特性方程的规范方式，即Q*=JQ+KQ,找出驱动方程。找出驱动方程。3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ比较得到触比较得到触发器的驱动发器的驱动方程：方程：230123QKQQQJ)(0132012QQQKQQJ0101QKQJ1)(0230KQQJ3230123301223*3)()(QQQQQQQQQQQQQQ201320120313201*2)()()()(QQQQQQQQQQQQQQQQ1010*1QQQQQ00230203*01)(QQQQQQQQQ画电路图画电路图5230123QKQQQJ)(0132012