电子技术基础-数字部分(第六版)-第5章锁存器和触发器

1、2021/2/1115 锁存器和触发器锁存器和触发器5.1 双稳态电路双稳态电路5.2 SR锁存器锁存器5.4 触发器的电路结构和工作原理触发器的电路结构和工作原理5.5 触发器的逻辑功能触发器的逻辑功能5.3 D锁存器锁存器5.6 用用Verilog HDL描述锁存器和触发器描述锁存器和触发器2021/2/112教学基本要求教学基本要求1、掌握锁存器、触发器的电路结构和工作原理、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的逻辑功能触发器的逻辑功能3、正确理解锁存器、触发器的动态特性、正确理解锁存器、触发器的

2、动态特性2021/2/1131 1、时序逻辑电路与锁存器、触发器、时序逻辑电路与锁存器、触发器: : 时序逻辑电路时序逻辑电路: :概述概述锁存器和触发器锁存器和触发器是构成时序逻辑电路的基本逻辑单元是构成时序逻辑电路的基本逻辑单元 。 结构特征结构特征: :由组合逻辑电路和存储电路组成由组合逻辑电路和存储电路组成, ,电路中存在反馈。电路中存在反馈。工作特征工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不仅时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关与该当前的输入信号有关, ,而且与此前电路的状态有关。而且与此前电路的状态有关。 2021/2/1142、锁存器与

3、触发器、锁存器与触发器共同点共同点: :具有具有0 和和1两个稳定状态两个稳定状态,一旦状态被确定一旦状态被确定,就能自行保持。就能自行保持。一个锁存器或触发器能存储一位二进制码。一个锁存器或触发器能存储一位二进制码。 不同点不同点:锁存器锁存器-对脉冲电平敏感的对脉冲电平敏感的存储存储电路电路,在特定输入脉冲电平作用下在特定输入脉冲电平作用下改变状态。改变状态。触发器触发器-对脉冲边沿敏感对脉冲边沿敏感的存储电的存储电路路,在时钟脉冲的上升沿或下降沿的在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。变化瞬间改变状态。 E E CP CP 2021/2/1155.1 双稳态电路双稳态电路5.1.

4、1 双稳态的概念双稳态的概念5.1.2 最基本的双稳态电路最基本的双稳态电路2021/2/1165.1 双稳态电路双稳态电路5.1.1 双稳态的概念双稳态的概念 稳稳态态稳稳态态介介稳稳态态 Q Q G1 G2 2021/2/117 Q Q G1 G2 反馈反馈5.1.2 最基本的双稳态电路最基本的双稳态电路 Q端的状态定义为电路输出状态。端的状态定义为电路输出状态。电路有两个互补的输出端电路有两个互补的输出端1. 电路结构电路结构 2021/2/1182、数字逻辑分析、数字逻辑分析电路具有记忆电路具有记忆1 1位二进制数据的功能。位二进制数据的功能。 如如 Q = 1如如 Q = 0 Q Q

5、 G1 G2 VO1 VO2 VI1 VI2 10011 Q Q G1 G2 VO1 VO2 VI1 VI2 011002021/2/1193. 模拟特性分析模拟特性分析 Q Q G1 G2 VO1 VO2 VI1 VI2 I1 = O2 O1 = I2 0 稳稳态态点点(Q=1) 稳稳态态点点( (Q Q= =0 0) ) 介介稳稳态态点点 I1(=O2) O1(=I2) a b c d e G1 G2 图中两个非门的传输特性图中两个非门的传输特性2021/2/11105.2.1 基本基本SR 锁存器锁存器5.2 SR锁存锁存器器5.2.2 门控门控SR锁存器锁存器2021/2/11115.

6、2.1基本基本SR 锁存器锁存器5.2 SR锁存器锁存器 Q Q R G1 G2 S 1. 1. 工作原理工作原理现态现态: :R、S信号作用前信号作用前Q端的端的 状态状态,现态现态用用Q n表示。表示。次态次态: :R、S信号作用后信号作用后Q端的端的 状态状态,次态次态用用Q n+1表示。表示。2021/2/11121. 工作原理工作原理R=0、S=0状态不变状态不变0 00 0若现态若现态 Q n = 11 10 01 1 Q Q R G1 G2 S 若现态若现态 Q n = 00 01 10 00 00 0 Q Q R G1 G2 S 2021/2/1113无论现态无论现态Q n为为

7、0或或1,锁存器的次态为锁存器的次态为1态。态。 信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。 S Q Q R G1 G2 0 01 1若若现态现态 Q n = 11 10 01 1 S Q Q R G1 G2 若现态若现态 Q n = 00 01 10 00 01 10 0R=0、S=1置置12021/2/1114无论现态无论现态Q n为为0或或1,锁存器的次态为锁存器的次态为0态。态。 信号消失后信号消失后新的状态将被记忆下来。新的状态将被记忆下来。 S Q Q R G1 G2 1 10 0若若现态现态 Q n = 11 11 10 0若现态若现态 Q n = 0 S

8、Q Q R G1 G2 1 10 00 01 10 01 1R=1 、 S=0置置02021/2/1115 S Q Q R G1 G2 1 11 10 00 0S=1 、 R=1无论现态无论现态Q n为为0或或1，触发器的次态，触发器的次态 、 都为都为0 。nQnQ状态不确定状态不确定约束条件约束条件: SR = 0当当S、R 同时回到同时回到0时时,由于两个与非由于两个与非门的延迟时间无法确定门的延迟时间无法确定,使得触发器最使得触发器最终稳定状态也不能确定。终稳定状态也不能确定。触发器的输出既不是触发器的输出既不是0态态,也不是也不是1态态2021/2/1116工作波形工作波形 S R

9、Q Q 置置 1 置置 0 2021/2/11172. 基本基本SR锁存器的动态特性锁存器的动态特性tpLH和和tpHL分别为输出由高到低和由低到高时分别为输出由高到低和由低到高时,相对于输入的相对于输入的延迟时间。延迟时间。脉冲宽度脉冲宽度tW:如果输入脉冲宽度如果输入脉冲宽度 tW ,Q未越过介稳态点未越过介稳态点,S端信端信号撤出号撤出,会使输出状态不稳定。图中会使输出状态不稳定。图中tW1和和tW2均均 tW 。2021/2/1118 Q Q R S 3. 3. 用与非门构成的基本用与非门构成的基本SR锁存器锁存器、 S Q Q R R S c.国标逻辑符号国标逻辑符号a.电路图电路图

10、b.b.功能表功能表 RSQ110010100101不变不变1 11不变不变Q约束条件约束条件: S +R = 12021/2/1119 例例 运用基本运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。锁存器消除机械开关触点抖动引起的脉冲输出。 R vO t0 t1 vO t0 t1 t +5V +5V 2021/2/11205.2.2 门控门控SR 锁存器锁存器 R E S G3 G1 G2 G4 Q4 Q3 Q Q 1. 电路结构电路结构 1R E1 1S Q Q E S R 国标逻辑符号国标逻辑符号简单简单SR锁存器锁存器使能信号控制门电路使能信号控制门电路2021/2/1121 R

11、 E S G3 G1 G2 G4 Q4 Q3 Q Q 2、工作原理、工作原理 S=0,R=0:Qn+1=Qn S=1,R=0:Qn+1=1 S=0,R=1:Qn+1=0 S=1,R=1:Qn+1= E=1:E=0:状态发生变化。状态发生变化。 状态不变状态不变Q3 = S Q4 = R2021/2/1122 E S R Q3 Q4 Q Q 1 2 3 4 的波形。的波形。 例：逻辑门控例：逻辑门控SR锁存器的锁存器的E、S、R的波形如下图虚线上边所示，的波形如下图虚线上边所示，锁存器的原始状态为锁存器的原始状态为Q = 0，试画出试画出Q3、Q4、Q和和Q R E S G3 G1 G2 G4

12、Q4 Q3 Q Q 2021/2/11235.3.1 D锁存器的电路结构锁存器的电路结构5.3 D锁存器锁存器5.3.2 典型的典型的D 锁存器集成电路锁存器集成电路5.3.3 D 锁存器的动态特性锁存器的动态特性2021/2/11245.3.1 D锁存器的电路结构锁存器的电路结构1. 传输门控传输门控D锁存器锁存器 1D C1 Q Q E D 逻辑符号逻辑符号 TG2 TG1 G1 G2 Q Q C C C D C G4 G3 E C C (1) 逻辑电路图逻辑电路图2021/2/1125(2)工作原理工作原理 G1 TG2 G2 Q Q TG1 D G1 TG2 G2 Q Q TG1 D

13、(b) E=0时时(a) E=1时时TG2导通导通,TG1断开断开 TG1导通导通,TG2断开断开Q = DQ 不变不变 TG2 TG1 G1 G2 Q Q C C C D C G4 G3 E C C 2021/2/1126Q = DE=1D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不变不变0功能功能QDEQ(3) 逻辑逻辑功能功能Q不变不变E=0,2021/2/1127(4) 工作波形工作波形 D E Q Q TG2 TG1 G1 G2 Q Q C C C D C G4 G3 E C C 2021/2/11282. 逻辑门控逻辑门控D锁存器锁存器 R=S E D

14、 G3 G1 G2 G4 Q4 Q3 Q Q S=D G5 逻辑电路图逻辑电路图S =0 R=1D=0Q = 0D=1Q = 1E=0Q不变不变E=1S =1 R=0D锁存器的功能表锁存器的功能表置置10111置置01001保持保持不变不变不不变变0功能功能QDEQ2021/2/112974HC/HCT373 八八D锁存器锁存器5.3.2 典型的典型的D锁存器集成电锁存器集成电路路2021/2/113074HC/HCT373的功能表的功能表OE工作模式工作模式输输 入入内部锁存器内部锁存器状状 态态输输 出出LEDnQn使能和读锁存使能和读锁存器器（传送模式）（传送模式）LHLLLLHHHH锁

15、存和读锁存锁存和读锁存器器LLL*LLLLH*HH锁存和禁止输锁存和禁止输出出H高阻高阻H高阻高阻L*和和H*表示门控电平表示门控电平LE由高变低之前瞬间由高变低之前瞬间Dn的逻辑电平。的逻辑电平。2021/2/11315.3.3 D锁存器的动态特锁存器的动态特性性定时图定时图: :表示电路动作过程中表示电路动作过程中, ,对各输入信号的对各输入信号的时间要求以及输出对输入信号的响应时间。时间要求以及输出对输入信号的响应时间。 D Q tSU tH tW TpLH E TpHL 有建立时间有建立时间t tSUSU、保持时间、保持时间t tU U 、脉冲宽度、脉冲宽度t tW W等。等。 202

16、1/2/11325.4 触发器的电路结构和工作原理触发器的电路结构和工作原理5.4.1 主从主从D触发器的电路结构和工作原理触发器的电路结构和工作原理5.4.2 典型主从典型主从D触发器集成电路触发器集成电路5.4.4 其他电路结构的触发器其他电路结构的触发器5.4.3 主从主从D触发器的动态特性触发器的动态特性2021/2/1133 E 5.4 触发器的电路结构和工作原理触发器的电路结构和工作原理1. 锁存器与触发器锁存器与触发器 CP CP 锁存器在锁存器在E的高的高(低低)电平期间电平期间对信号敏感对信号敏感触发器在触发器在CP的上升沿的上升沿(下降下降沿沿)对信号敏感对信号敏感在在Ve

17、rilogHDL中对中对锁存器与锁存器与触发器的描述语句是不同的触发器的描述语句是不同的 E 2021/2/11345.4 触发器的电路结构和工作原理触发器的电路结构和工作原理 CP C C TG2 TG1 Q C C C D C 主锁存器 TG4 TG3 Q Q C C C C 从锁存器 Q G1 G4 G3 G2 主锁存器与从锁存器结主锁存器与从锁存器结构相同构相同1. 电路结构电路结构5.4.1 主从主从D触发器的电路结构和工作原理触发器的电路结构和工作原理TG1和和TG4的工作状态相同的工作状态相同TG2和和TG3的工作状态相同的工作状态相同2021/2/11352. 工作原理工作原理

18、TG1导通导通,TG2断开断开输入信号输入信号D 送入主锁存器。送入主锁存器。TG3断开断开,TG4导通导通从锁存器维持在原来的状态不变。从锁存器维持在原来的状态不变。 (1) CP=0时时: TG2 TG1 Q C C C D C 主锁存器 TG4 TG3 Q Q C C C C 从锁存器 Q G1 G4 G3 G2 C =1，C=0，Q 跟随跟随D端的状态变化端的状态变化,使使Q =D。 CP C C 2021/2/11362. 工作原理工作原理(2) CP由由0跳变到跳变到1 : TG2 TG1 Q C C C D C 主锁存器 TG4 TG3 Q Q C C C C 从锁存器 Q G1

19、 G4 G3 G2 C =0，C=1， CP C C 触发器的状态仅仅取决于触发器的状态仅仅取决于CP信号上升沿到达前瞬间的信号上升沿到达前瞬间的D信号信号 TG3导通导通,TG4断开断开从锁存器从锁存器Q 的的信号送信号送Q端。端。TG1断开，断开，TG2导通导通输入信号输入信号D 不能送入主锁存器。不能送入主锁存器。主锁存器主锁存器维持原态不变。维持原态不变。 2021/2/1137 5.4.2 典型主从典型主从D触发器集成电路触发器集成电路 74HC/HCT74 中中D触发器的逻辑图触发器的逻辑图2021/2/1138 74HC/HCT74的功能表的功能表DSQDSDR1nQLHHHHH

20、LLHHQn+1DCPHHLLHLLHLHHLQDCP输输 出出输输 入入DR S C1 1D R S C2 2D R 1SD 1RD 1CP 1D 1Q 1Q 2SD 2RD 2CP 2D 2Q 2Q 国标逻辑符号国标逻辑符号74HC/HCT74的逻辑符号和功能表的逻辑符号和功能表具有直接置具有直接置1、直接置、直接置0,正边沿触发的正边沿触发的D功能功能触发器触发器2021/2/1139 D Q tSU tH tW tPLH CP tPHL Tcmin Q tPHL tPLH 5.4.3 主从主从D触发器的动态特性触发器的动态特性 C1 1D Q Q D C 动态特性反映其触发器对输入信号

21、和时钟信号间的时间要求动态特性反映其触发器对输入信号和时钟信号间的时间要求,以及输出状态对时钟信号响应的延迟时间。以及输出状态对时钟信号响应的延迟时间。 建立时间建立时间保持时间保持时间脉冲宽度脉冲宽度传输延时时间传输延时时间传输延时时间传输延时时间2021/2/1140保持时间保持时间tH :保证保证D状态可靠地传送到状态可靠地传送到Q建立时间建立时间tSU :保证与保证与D 相关的电路建立起稳定的状态相关的电路建立起稳定的状态,使触发使触发器状态器状态得到正确的转换。得到正确的转换。最高触发频率最高触发频率fcmax :触发器内部都要完成一系列动作触发器内部都要完成一系列动作,需要一定需要

22、一定的时间延迟的时间延迟,所以对于所以对于CP最高工作频率有一个限制。最高工作频率有一个限制。触发脉冲宽度触发脉冲宽度tW :保证内部各门正确翻转。保证内部各门正确翻转。传输延迟时间传输延迟时间tPLH和和tPHL :时钟脉冲时钟脉冲CP上升沿至输出端新状态稳上升沿至输出端新状态稳定建立起来的时间定建立起来的时间2021/2/11415.4.4 其他电路结构的触发器其他电路结构的触发器1. 1. 维持阻塞触发器维持阻塞触发器 置置0维持线维持线响应输入响应输入D和和CP信号信号根据根据 确定确定触发器的状态触发器的状态 RS Q1 Q2 Q3 Q4 G1 CP G2 G3 G5 G4 D G6

23、 Q Q S R 2021/2/1142 G1 CP D G2 G3 G5 G4 D G6 Q Q S R 1 1 D 0 4 CP = 0 2、工作原理工作原理 Qn+1=QnD 信号进入触发器信号进入触发器, ,为状态刷新作好准备为状态刷新作好准备Q1 = DQ4= DD信号存于信号存于Q42021/2/11434 当当CP 由由0 跳变为跳变为1DQn 1在在CP脉冲的上升沿脉冲的上升沿,触法器按此前触法器按此前的的D信号刷新信号刷新 G1 CP D G2 G3 G5 G4 D G6 Q Q S R D D D 1 0 1 0 0 2021/2/1144 当当CP =1在在CP脉冲的上升

24、沿到来瞬间使触发器的状态变化脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响信号不影响 、 的状态，的状态，Q的状态不变的状态不变RS G1 CP Y1 G2 G3 G5 G4 Y4 D G6 Q Q S R 置 1 维持线 置 1 阻塞、置 0 维持线 置 0 阻塞线 2021/2/11455.5.1 D 触发器触发器 5.5 触发器的逻辑功能触发器的逻辑功能5.5.2 JK 触发器触发器 5.5.3 SR 触发器触发器 5.5.4 D 触发器功能的转换触发器功能的转换 5.5.2 T 触发器触发器 2021/2/11465.5 触发器的逻辑功能触发器的逻辑功能不同逻辑功能的触发器国际逻辑

25、符号不同逻辑功能的触发器国际逻辑符号 1D C1 Q Q D CP D 触发器触发器 1J C1 1K Q Q J CP K JK 触发器触发器 1T C1 Q Q T CP T 触发器触发器 1S C1 1R Q Q S CP R RS 触发器触发器2021/2/11475.5.1 D 触发器触发器 1. 特性表特性表 DQn Qn+10000101011112. 特性方程特性方程Qn+1 = D D=1 D=0 D=0 D=1 0 1 3. 状态图状态图2021/2/11483.状态转换图状态转换图 翻翻 转转10011111 置置 111010011 置置 000011100状态不变状态

26、不变01010000 说说 明明Qn+1QnKJ1.特性表特性表 1nnnQJQKQ2.特性方程特性方程 0 1 0 0 1 1 0 1 J 1 KQn 0 00 01 11 10 5.5.2 JK 触发器触发器 J=0 K= J= K=0 J=1 K= J= K=1 0 1 2021/2/1149 J K 1 2 3 4 5 6 7 CP 例例5.4.1 设下降沿触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号的波形信号的波形如图所示试画出输出端如图所示试画出输出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。 Q 2021/2/11505.5.3 T触发器

27、触发器 特性方程特性方程状态转换图状态转换图特性表特性表nQ1n Q011101110000TnnnQTQTQ1 T=1 T=1 T=0 T=0 0 1 1T C1 Q Q T CP 逻辑符号逻辑符号 2021/2/11514. T触发器触发器 Q Q CP C 逻辑符号逻辑符号 特性方程特性方程nnQQ1时钟脉冲每作用一次时钟脉冲每作用一次,触发器翻转一次。触发器翻转一次。 2021/2/11525.5.4 SR 触发器触发器 1. 特性表特性表 2. 特性方程特性方程3. 状态图状态图Qn S RQn+100 0000100101011不确定不确定100110101101111不确定不确定

28、 nnQRSQ 1SR=0（约束条件）（约束条件） S=0 R= S= R=0 S=1 R=0 S=0 R=1 0 1 2021/2/11535.5.5 D触发器功能的转换触发器功能的转换1. D 触发器构成触发器构成 J K 触发器触发器QKQJD Q Q 1D C1 CP J K Q Q 1D C1 CP 组合组合电路电路DKJ1nnnQJQKQQn+1 = D 2021/2/11542. D 触发器构成触发器构成 T 触发器触发器QTQTQTD Qn+1 = D nnnQTQTQ 1 Q Q 1D C1 T CP Q Q 1D C1 T CP Q Q 1D C1 CP 组合组合电路电路D

29、T 2021/2/11553. D 触发器构成触发器构成 T 触发器触发器 Q Q 1D C1 CP Qn+1 = D nnQQ 1nQD CPQ二分频二分频2021/2/1156锁存器和触发器都是具有存储功能的逻辑电路锁存器和触发器都是具有存储功能的逻辑电路,是构成时是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二位二值信息。值信息。 锁存器是对脉冲电平敏感的电路锁存器是对脉冲电平敏感的电路,它们在一定电平作用下它们在一定电平作用下改变状态。改变状态。触发器是对时钟脉冲边沿敏感的电路触发器是对时钟脉冲边沿敏感的电路,它们在时钟脉冲的它们在时钟脉冲的上升沿或下降沿作用下改变状态。上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有触发器按逻辑功能分类有D触发器、触发器、JK触发器、触发器、T（T）触发器和触发器和SR触发器。它们的功能可用特性表、特性方程和状触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。态图来描述。触发器的电路结构与逻辑功能没有必然联系。小小 结结2021/2/1157 5.6.1 时序电路建模基础时序电路建模基础 5.6.2 锁存器和触发器的锁存器和触发器的VerilogVerilog建模建模 5.6 用用Verilog HDL描述锁存器和触发器描