计算机组成原理课后习题

1、课后习题解答课后习题解答 2011-2012-2计算机组成与结构计算机组成与结构第一章第一章 计算机系统概论计算机系统概论Chp1 计算机系统概论计算机系统概论【1.2】计算机硬件由哪几部分组成？各部分的作用计算机硬件由哪几部分组成？各部分的作用是什么？各部分之间怎样联系的？是什么？各部分之间怎样联系的？解答解答: 计算机硬件包括运算器、控制器、存储器、计算机硬件包括运算器、控制器、存储器、输入输出设备五个部分。运算器对数据进行算术输入输出设备五个部分。运算器对数据进行算术和逻辑运算；控制器发布控制信号，指挥各部件和逻辑运算；控制器发布控制信号，指挥各部件协同工作，实现计算机本身运行过程的自动

2、化；协同工作，实现计算机本身运行过程的自动化；存储器保存程序和数据；输入输出设备完成系统存储器保存程序和数据；输入输出设备完成系统和外界设备的信息交换。各部分通过总线联系。和外界设备的信息交换。各部分通过总线联系。P22Chp1 计算机系统概论计算机系统概论【1.9】冯冯诺依曼结构的特点是什么？诺依曼结构的特点是什么？解答解答: 冯冯诺依曼结构特点如下：诺依曼结构特点如下：1、计算机由运算器、控制器、存储器、输入设备和、计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。输出设备五部分组成。2、采用存储程序的方式，程序和数据放在同一存储、采用存储程序的方式，程序和数据放在同一存储器中

3、。器中。3、数据以二进制码表示。、数据以二进制码表示。4、指令由操作码和地址码组成。、指令由操作码和地址码组成。5、指令在存储器中按执行顺序存放。、指令在存储器中按执行顺序存放。6、机器以运算器为中心，数据传送都经过运算器。、机器以运算器为中心，数据传送都经过运算器。P23第三章第三章 运算方法和运算部件运算方法和运算部件Chp3 运算方法和运算部件运算方法和运算部件【3.8】十进制数十进制数X=(+128.75)2-10P112(1) 若若(Y)2 = (X)10，用定点数表示，用定点数表示Y的值。的值。(2) 设用设用21个二进制位表示浮点数，阶码用个二进制位表示浮点数，阶码用5位，其中位

4、，其中阶符阶符1位；尾数用位；尾数用16位，其中符号用位，其中符号用1位，阶码的基数位，阶码的基数为为2，写出阶码和尾数均用原码表示的，写出阶码和尾数均用原码表示的Y的机器数。的机器数。(3) 写出阶码和尾数均用反码表示写出阶码和尾数均用反码表示Y的机器数。的机器数。(4) 写出阶码和尾数均用补码表示写出阶码和尾数均用补码表示Y的机器数。的机器数。Chp3 运算方法和运算部件运算方法和运算部件解答：解答：(1) X= (+128.75)2-10转二进制：转二进制：整数部分：整数部分：128 = 27即即(10000000)2；小数部分：小数部分：0.75乘乘2取整得取整得(0.11)2；最终，

5、最终，Y= (10000000.11)22-10 = (0.0010000000.11)2(2)1000000011000001001001 b 5 b 15 b21b原码表示：原码表示：0 10010 100000001100000(3) 反码表示：反码表示：0 11101 100000001100000(4) 补码表示：补码表示：0 11110 100000001100000Chp3 运算方法和运算部件运算方法和运算部件【3.18】用原码一位乘计算用原码一位乘计算X= 0.1101，Y= - 0.1011 的积的积X*Y。P113解答：解答：X原原= 0.1101；Y原原= 0.1011部

6、分积单元部分积单元乘数单元乘数单元 0 0.0 0 0 0 1 0 1 1 + 0 0.1 1 0 1 0 0.1 1 0 1 0 0.0 1 1 0 1 1 0 1 + 0 0.1 1 0 1 0 1.0 0 1 1 0 0.1 0 0 1 1 1 1 0 + 0 0.0 0 0 0 部分积单元部分积单元乘数单元乘数单元 0 0.1 0 0 1 0 0.0 1 0 0 1 1 1 1 + 0 0.1 1 0 1 0 1.0 0 0 1 0 0.1 0 0 0 1 1 1 1X Y = 1.10001111Chp3 运算方法和运算部件运算方法和运算部件【3.24】用原码两位乘法求用原码两位乘法

7、求X*Y。已知。已知X= 0.1011，Y= 0.1101 。P113解答：解答：X原原= 0.1011；Y原原= 0.1101； -X补补= 1.0101X Y = 0.10001111 1 1 1. 1 1 0 1 1 1 1 1 1 + 0 0 0. 1 0 1 1 0 0 0. 1 0 0 0 1 1 1 1 0 部分积单元部分积单元乘数单元乘数单元 0 0 0. 0 0 0 0 1 1 0 1 0 + 0 0 0. 1 0 1 1 0 0 0. 1 0 1 1 0 0 0. 0 0 1 0 1 1 1 1 0 + 1 1 1. 0 1 0 1 1 1 1. 0 1 1 1 欠位欠位部

8、分积单元部分积单元乘数单元乘数单元欠位欠位Chp3 运算方法和运算部件运算方法和运算部件【3.30】设有设有16个信息位，如果采用海明校验，至少个信息位，如果采用海明校验，至少需要设置多少个校验位？应放在哪些位置上？若校验需要设置多少个校验位？应放在哪些位置上？若校验结果为结果为 S6S5S4S3S2S1 = 110010，分析出错情况，并说，分析出错情况，并说明如何纠错？明如何纠错？P114解答：解答： 2r-1 k + r r = 6数据数据 16位：位：D16 D1；校验校验 6位：位：P6 P1；海明码海明码 22位：位：H22 H1.Chp3 运算方法和运算部件运算方法和运算部件校验

9、位位置：校验位位置： Pi 2 i-1 H13H12H11H10H9H8H7H6H5H4H3H2H1P4P3P2P1- H22H21H20H19H18H17H16H15H14P6P5海明码排序：海明码排序：H13H12H11H10H9H8H7H6H5H4H3H2H1D9D8D7D6D5P4D4D3D2P3D1P2P1- H22H21H20H19H18H17H16H15H14-P6D16D15D14D13D12P5D11D10Chp3 运算方法和运算部件运算方法和运算部件校验位对应：校验位对应： 海明码数据/校验校验位号H1P11H2P22H3D11+2H4P34H5D21+4H6D32+4H7

10、D41+2+4H8P48H9D51+8H10D62+8海明码数据/校验校验位号H11D71+2+8H12D84+8H13D91+4+8H14D102+4+8H15D111+2+4+8H16P516H17D121+16H18D132+16H19D141+2+16H20D154+16H21D161+4+16H22P622Chp3 运算方法和运算部件运算方法和运算部件分组偶校验：分组偶校验： 组号偶校验结果1S1=P1 D1 D2 D4 D5 D7 D9 D11 D12 D14 D162S2=P2 D1 D3 D4 D6 D7 D10 D11 D13 D143S3=P3 D2 D3 D4 D8 D9

11、 D10 D11 D15 D164S4=P4 D5 D6 D7 D8 D9 D10 D115S5=P5 D12 D13 D14 D15 D166S6=P6 P5 P4 P3 P2 P1 D16 D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1Chp3 运算方法和运算部件运算方法和运算部件S6 S5 S4 S3 S2 S1 = 1 1 0 0 1 0P5 D12 D13 D14 D15 D16P2 D1 D3 D4 D6 D7 D10 D11 D13 D14出错数据位：出错数据位： D13Chp3 运算方法和运算部件运算方法和运算部件校验纠错电

12、路：校验纠错电路： Chp3 运算方法和运算部件运算方法和运算部件【3.35】（补充题）对（补充题）对4位有效信息（位有效信息（1100）求循环）求循环校验码，选择生成多项式校验码，选择生成多项式G(x)=x3+x2+1。若接收到的。若接收到的有效数据为有效数据为1101，说明，说明CRC是如何查错和纠错的？是如何查错和纠错的？P114解答：解答： M(x)=1100 M(x)x3=1100000 G(x) =1101 M(x)x3/G(x) =1001+101/1101 循环校验码：循环校验码：M(x)x3 + R(x) =1100101Chp3 运算方法和运算部件运算方法和运算部件出错模式

13、出错模式(G(x)=1101)：A1A2A3A4A5A6A7余数出错位正确1100101000错误1100100001A71100111010A61100001100A51101101101A41110101111A31000101011A20100101110A1Chp3 运算方法和运算部件运算方法和运算部件查错与纠错：查错与纠错：(1) 假设只有一位出错，则错误的假设只有一位出错，则错误的CRC码为码为1101101，系统做如下处理：系统做如下处理： 1101101/1101=101，查到为，查到为A4位出错；位出错； CRC码循环左移，同时余数做如下变化：码循环左移，同时余数做如下变化：

14、101111011110，共移，共移3次；次； A1位与位与1异或；异或； CRC码继续循环左移，同时余数做如下变化：码继续循环左移，同时余数做如下变化：110001010100101，共移，共移4次，得到正确码。次，得到正确码。Chp3 运算方法和运算部件运算方法和运算部件(2) 不限出错位数，则不限出错位数，则4位的位的G(X)只能实现差错，但只能实现差错，但无法纠错。无法纠错。 若余数为若余数为000，则，则CRC码正确。码正确。 若余数不为若余数不为000，则，则CRC码错误。码错误。 3位余数只剩位余数只剩7个不同组合，而出错情况多达个不同组合，而出错情况多达98种。种。无法区分出错

15、的情况，也即无法纠错。无法区分出错的情况，也即无法纠错。第四章第四章 主存储器主存储器Chp4 主存储器主存储器【4.5】有一个有一个512K16的存储器，由的存储器，由64K1的的RAM芯片组成（芯片内是芯片组成（芯片内是4个个128128结构），问：结构），问：P136(1) 总共需要多少个总共需要多少个RAM芯片？芯片？(2) 采用分散刷新方式，如单元刷新间隔不超过采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少？则刷新信号的周期是多少？(3) 如果采用集中式刷新方式，设读如果采用集中式刷新方式，设读/写周期写周期T=0.1us，储存器刷新一遍最少用多少时间？储存器刷

16、新一遍最少用多少时间？Chp4 主存储器主存储器解：解：(1) 总共需要总共需要512K16/ 64K1 = 128片。片。(2) 刷新中的几个时间概念：刷新周期、集中式刷新刷新中的几个时间概念：刷新周期、集中式刷新的刷新时间、刷新信号周期、读写周期。的刷新时间、刷新信号周期、读写周期。 分散（非集中）刷新包括分散式刷新和分布式刷分散（非集中）刷新包括分散式刷新和分布式刷新两种情况。新两种情况。Chp4 主存储器主存储器分散式刷新：分散式刷新：刷新信号周期刷新信号周期 = 等于读写周期；等于读写周期；刷新周期刷新周期 = 阵列行数阵列行数 读写周期读写周期=128读写周期；读写周期；W/RW/

17、R REFREF W/RW/R REFREFW/RW/R REFREFChp4 主存储器主存储器分布式刷新：分布式刷新：刷新信号周期刷新信号周期=刷新周期刷新周期/阵列行数阵列行数=2ms/12815.6us 阵列阵列128行即行即128段，每段末尾占用一个读写周期段，每段末尾占用一个读写周期对该行进行刷新。对该行进行刷新。综合分散与分布得到信号周期综合分散与分布得到信号周期15.6usChp4 主存储器主存储器集中式刷新：集中式刷新：刷新信号周期刷新信号周期=读写周期；读写周期；刷新时间刷新时间=阵列行数阵列行数读写周期读写周期= 1280.1us=12.8us；刷新周期刷新周期=读写时间读

18、写时间+刷新时间。刷新时间。tCtCtCtCtCtCtCChp4 主存储器主存储器【4.6】机器有一个地址空间为机器有一个地址空间为0000H1FFFH的的ROM区域，现在再用区域，现在再用RAM芯片（芯片（8K4）形成一个）形成一个16K8的的RAM区域，起始地址为区域，起始地址为2000H，假设，假设RAM芯片有芯片有CS和和WE信号控制端，信号控制端，CPU地址总线地址总线为为A15A0，数据总线为，数据总线为D7D0，控制信号为，控制信号为R/W，MREQ。要求画出逻辑图。要求画出逻辑图。P136Chp4 主存储器主存储器解：数据总线解：数据总线D7D0 储存区域数据宽度为储存区域数据

19、宽度为8；ROM：0000H1FFFH 单元数：单元数：213 = 8K 容量：容量：8K8；RAM：容量：容量：16K8 需要需要4片片8K4芯片进行综芯片进行综合扩展；合扩展；地址分配：地址分配：片内片内A12A0，片选，片选A15A13ROM：地址范围：地址范围： 0000H1FFFH RAM(12#) ：地址范围：地址范围： 2000H3FFFHRAM(34#) ：地址范围：地址范围： 4000H5FFFHChp4 主存储器主存储器片选方式：片选方式： 方式一：方式一： A15A13接接3:8译码器输入。译码器输入。 方式二：方式二： A14、A13接接2:4译码器输入，译码器输入，A

20、15接地。接地。 方式三：方式三： A15A13分别接每组芯片的分别接每组芯片的CS端，此端，此种方式会造成地址不连续。种方式会造成地址不连续。作图：参见作图：参见 P440 （方式一）。（方式一）。Chp4 主存储器主存储器Chp4 主存储器主存储器【4.12】设某主存储器访问一次存储器的时间如下：设某主存储器访问一次存储器的时间如下：传送地址传送地址1个时钟周期，读个时钟周期，读/写写4个时钟周期，数据传个时钟周期，数据传送送1个时钟周期，采用下述个时钟周期，采用下述3种主存结构读取种主存结构读取16个字个字的数据块，各需多少时钟周期？的数据块，各需多少时钟周期？P137（1）单自宽主存，

21、一次只能读）单自宽主存，一次只能读/写写1个字。个字。（2）4字宽主存，一次可读写字宽主存，一次可读写4个字，但个字，但CPU与主存与主存的数据传送宽度为的数据传送宽度为1个字。个字。（3）4体交叉存储器，每个存储器为单自宽。体交叉存储器，每个存储器为单自宽。【4.7】SRAM和和DRAM的主要差别是什么？（略）的主要差别是什么？（略）Chp4 主存储器主存储器解：解： 即本题中，一个存储周期为即本题中，一个存储周期为1+4+1=6T。即连续。即连续两次读写间隔至少保持两次读写间隔至少保持6个个T。 存储周期：存储周期：连续启动两次连续启动两次独立的存储器独立的存储器操作所操作所需间隔的需间隔

22、的最小时间最小时间。 存储器在读存储器在读/写操作时，不允许改变数据地址。写操作时，不允许改变数据地址。Chp4 主存储器主存储器（1）操作方式为：）操作方式为：T T T TTT传送地址传送地址读写操作读写操作传送数据传送数据12T T T TTT5T正确操作方式为：正确操作方式为：T T T TTT12T T T TTT6T需要周期：需要周期：166T=96TChp4 主存储器主存储器（2）操作方式为：）操作方式为：T T T TTT传送地址传送地址读写操作读写操作传送数据传送数据145TT T T58T T T TTT T T T正确操作方式为：正确操作方式为：T T T TTT T T

23、 TT T T TTT T T TT T T TTT T T TT T T TTT T T T145891213166T6T6T9T需要周期：需要周期：36T + 9T = 27 TChp4 主存储器主存储器（3）单自宽）单自宽4体交叉存储：体交叉存储：需要周期需要周期= T+(m-1)= (m+3)t/4= ( 16+3) 6T/4= 28.5Tt原因：原因：= t/4 =1.5T不是一个整周期。而不是一个整周期。而题中将一个存储周期题中将一个存储周期分为了分为了6个整周期个整周期T。Chp4 主存储器主存储器正确方法：正确方法：多体交叉存储器特征：多体交叉存储器特征： 每个模块都有每个模块

24、都有独立的独立的读写控制电路、读写控制电路、地址寄存地址寄存器器和和数据寄存器数据寄存器，各自以等同方式与，各自以等同方式与CPU传送信息。传送信息。1、CPU将地址送达将地址送达1个模块，即被该模块的个模块，即被该模块的AR读取，读取，此后可以继续送出第二个地址到下一个模块。此后可以继续送出第二个地址到下一个模块。注意：注意：2、每个模块单独的存储周期仍是、每个模块单独的存储周期仍是6T，即每个模块中，即每个模块中两个字的存储间隔至少保持两个字的存储间隔至少保持6T。Chp4 主存储器主存储器T T T TTT1T T T TTT2T T T TTT3T T T TTT4T T T TTT5

25、T T T TTT6T T T TTT7T T T TTT8T T T TTT9T T T TTT10T T T TTT11T T T TTT12T T T TTT13T T T TTT14T T T TTT15T T T TTT16M0M1M3M4M0M1M3M4M0M1M3M4M0M1M3M46T6T6T9T需要周期：需要周期：36T + 9T = 27 TChp4 主存储器主存储器【4.14】补充作业：补充作业： CPU有有16根地址线、根地址线、16根数据线，根数据线，MREQ为访存信号，为访存信号，W/R为读写控制信号。现有为读写控制信号。现有ROM芯片两种芯片两种(2K8、8K4)

26、、RAM芯片三种芯片三种(1K4、2K8、8K8) 。请选择合适的芯片设。请选择合适的芯片设计主存，要求计主存，要求000H7FFH为系统区，为系统区，800H 17FFH 为用户区，画出逻辑图。为用户区，画出逻辑图。Chp4 主存储器主存储器解：解：CPU16根数据线根数据线字长字长16位位；系统区：系统区：000H7FFH 空间大小空间大小21116 = 2K16。选用选用2K8芯片，需芯片，需2片。片。用户区：用户区： 800H 17FFH 区间容量：区间容量：17FFH-800H = FFFH。空间大小。空间大小21216 = 4K16。选用选用2K8芯片，需芯片，需4片。片。Chp4

27、 主存储器主存储器第五章第五章 指令系统指令系统Chp5 指令系统指令系统【5.1】某指令系统指令长某指令系统指令长16位，每个操作数的地址位，每个操作数的地址码长码长6位，指令分为无操作数、单操作数和双操作数位，指令分为无操作数、单操作数和双操作数三类。若双操作数指令有三类。若双操作数指令有K条，无操作数指令有条，无操作数指令有L条，条，问单操作数指令最多可能有多少条？问单操作数指令最多可能有多少条？P169解：要使单操作数指令最多，则除解：要使单操作数指令最多，则除K条和条和L条已有指条已有指令外，剩余指令全用作单操作数指令。令外，剩余指令全用作单操作数指令。Chp5 指令系统指令系统指令

28、字长指令字长16bit，地址码长，地址码长6bit，则操作码长，则操作码长4bit。 若全用作双操作数指令，则最多容纳若全用作双操作数指令，则最多容纳24条。条。 已知双操作数指令有已知双操作数指令有K条，则操作码剩余条，则操作码剩余24 K个信息可用。个信息可用。 24 K个操作码信息加一个地址码最多可寻址个操作码信息加一个地址码最多可寻址 ( 24 K)26条单操作数指令。条单操作数指令。 设单操作数指令有设单操作数指令有X条，则剩余条，则剩余( 24 K)26-X个个信息可用。信息可用。 ( 24 K)26-X个信息再加一个地址码则最多可寻个信息再加一个地址码则最多可寻址址( 24 K)

29、26-X)26条无操作数指令。条无操作数指令。Chp5 指令系统指令系统即有方程：即有方程： ( 24 K)26-X)26 = L求解得：求解得： X = ( 24 K)26- L/ 26Chp5 指令系统指令系统【5.2】基址寄存器的内容为基址寄存器的内容为2000H，变址寄存器内，变址寄存器内容为容为3A0H，指令的地址码部分是，指令的地址码部分是3FH，当前当前PC的的值为值为2B00H，写出变址编址（考虑基址）和相对编，写出变址编址（考虑基址）和相对编址两种情况的访存有效地址。址两种情况的访存有效地址。P169解：变址编址：解：变址编址：3A0H+3FH=3DFH变址编址（考虑基址）：

30、变址编址（考虑基址）：2000H+3DFH=23DFH相对编址：相对编址：2B00H+3FH=2B3FHChp5 指令系统指令系统【5.3】接上题（接上题（1）设变址编址用于取数指令，相对）设变址编址用于取数指令，相对编址用于转移指令，存储器内容如下：编址用于转移指令，存储器内容如下：P169地址地址内容内容003FH2300H2000H2400H203FH2500H233FH2600H23A0H2700H23DFH2800H2B00H063FH写出从存储器中所取写出从存储器中所取的数据以及转移地址。的数据以及转移地址。（2）若采取直接编址，）若采取直接编址，写出从存储器取出的写出从存储器取出

31、的数据。数据。Chp5 指令系统指令系统解：（解：（1）接上题，变址编址（考虑基址）接上题，变址编址（考虑基址）23DFH；相对编址：相对编址：2B3FH。地址地址内容内容003FH2300H2000H2400H203FH2500H233FH2600H23A0H2700H23DFH2800H2B00H063FH取数：取数：2800H；转移：转移：2B3FH。（2）直接编址取数）直接编址取数:(3FH)=2300H；考虑基址则为：考虑基址则为：(203FH)=2500H。Chp5 指令系统指令系统【5.9】在下面有关寻址方式的叙述中，选择正确答在下面有关寻址方式的叙述中，选择正确答案填入。案填入

32、。P170根据操作数所在位置，指出其寻址方式：操作数在寄根据操作数所在位置，指出其寻址方式：操作数在寄存器中，为存器中，为 _ 寻址方式；操作数地址在寄存器寻址方式；操作数地址在寄存器中，为中，为_寻址方式；操作数在指令中，为寻址方式；操作数在指令中，为_寻址方式；操作数地址（主存）在指令中，寻址方式；操作数地址（主存）在指令中，为为_寻址方式；操作数的地址，为某一寄存器中寻址方式；操作数的地址，为某一寄存器中的内容与位移量之和则可以是的内容与位移量之和则可以是_、_、_ 寻址方式。寻址方式。寄存器寄存器寄存器间接寄存器间接立即数立即数直接直接基址基址变址变址相对相对Chp5 指令系统指令系统

33、【5.11】讨论讨论RISC和和CISC在指令系统方面的主要区在指令系统方面的主要区别。别。 （略）（略）P170【5.14】（补充作业）某（补充作业）某16位机所使用指令格式和寻位机所使用指令格式和寻址方式如下所示：该机有两个址方式如下所示：该机有两个20位基值寄存器，四位基值寄存器，四个个16位变址寄存器，十六个位变址寄存器，十六个16位通用寄存器。位通用寄存器。 有三种指令的操作码分别是：有三种指令的操作码分别是： MOV (OP)(A)H， MOV是传送指令；是传送指令；STA (OP)(1B)H， STA为写数指令；为写数指令；LDA (OP)(3C)H，LDA为读数指令。为读数指令

34、。Chp5 指令系统指令系统 指令格式如下，其中的指令格式如下，其中的 S(源源)，D(目标目标)都是都是通用寄存器，通用寄存器，M是主存中的一个单元。是主存中的一个单元。OP目标目标源源MOV S, D15 10 9 8 7 4 3 0 20位地址位地址 目标目标 OP LDA M，D 15 10 9 8 7 4 3 0 OP基址基址源源 变址变址位移量位移量 15 10 9 8 7 4 3 0 STA S, MChp5 指令系统指令系统要求：要求：1、分析三种指令格式与寻址方式特点。、分析三种指令格式与寻址方式特点。2、CPU完成哪一条指令所花时间最短？哪一条完成哪一条指令所花时间最短？哪

35、一条指令花时间最长？第二条指令的执行时间有时会指令花时间最长？第二条指令的执行时间有时会等于第三条指令的执行时间吗？等于第三条指令的执行时间吗？3、下列情况下每个十六进制指令字分别代表什、下列情况下每个十六进制指令字分别代表什么操作？若其中有的编码不正确，如何改正才能么操作？若其中有的编码不正确，如何改正才能成为合法指令？成为合法指令？ (F0F1)H (3CD2)H ； (2856)H ； (6FD6)H ； (1C2)HChp5 指令系统指令系统解：解：1、第一种指令是单字长二地址指令，、第一种指令是单字长二地址指令，RR型；型； 第二种指令是双字长二地址指令，第二种指令是双字长二地址指令

36、，RS型其中一型其中一个采用基址寻址或变址寻址，另一个由源寄存器决定；个采用基址寻址或变址寻址，另一个由源寄存器决定；OP目标目标源源MOV S, D15 10 9 8 7 4 3 0OP基址基址源源 变址变址位移量位移量 15 10 9 8 7 4 3 0 STA S, MChp5 指令系统指令系统 第三种也是双字长二地址指令，第三种也是双字长二地址指令，RS型，其中一型，其中一个由目标寄存器决定，另一个由个由目标寄存器决定，另一个由20位地址（直接寻址）位地址（直接寻址）决定。决定。 20位地址位地址 目标目标 OP LDA M，D 15 10 9 8 7 4 3 0 2、第一种指令所花时

37、间最短，因为是寄存器、第一种指令所花时间最短，因为是寄存器寄寄存器型指令，不需要访问存储器。存器型指令，不需要访问存储器。OP目标目标源源MOV S, D15 10 9 8 7 4 3 0Chp5 指令系统指令系统 第二种指令所花时间最长，因为需要访问存储第二种指令所花时间最长，因为需要访问存储器，还要进行寻址方式的变换运算（基值或变址），器，还要进行寻址方式的变换运算（基值或变址），这也需要时间。这也需要时间。 第三种指令虽然也访问存储器，但节省了求有第三种指令虽然也访问存储器，但节省了求有效地址运算的时间开销。第二种指令的执行时间不效地址运算的时间开销。第二种指令的执行时间不会等于第三种指

38、令的执行时间。会等于第三种指令的执行时间。 20位地址位地址 目标目标 OP LDA M，D 15 10 9 8 7 4 3 0 OP基址基址源源 变址变址位移量位移量 15 10 9 8 7 4 3 0 STA S, MChp5 指令系统指令系统3、已知：、已知：MOV(OP)001010，STA(OP)011011，LDA(OP)111100 (F0F1)H (3CD2)H = 1111000011110001 (3CD2)H 该指令代表该指令代表LDA指令，编码正确，其含义是把主存指令，编码正确，其含义是把主存(13CD2)H （20位）地址单元的内容取至位）地址单元的内容取至15寄存器

39、。寄存器。 20位地址位地址 目标目标 OP LDA M，D 15 10 9 8 7 4 3 0 通用寄存器有通用寄存器有16个，个，因此需要因此需要4bit区分区分Chp5 指令系统指令系统 已知：已知：MOV(OP)001010，STA(OP)011011，LDA(OP)111100。 (2856)H = 0010100001010110 代表代表MOV指令，编码正确，含义是把指令，编码正确，含义是把6号源寄存号源寄存器的内容传送至器的内容传送至5号目标寄器。号目标寄器。OP目标目标源源MOV S, D15 10 9 8 7 4 3 0Chp5 指令系统指令系统 已知：已知：MOV(OP)

40、001010，STA(OP)011011，LDA(OP)111100。(6FD6)H = 0110111111010110 该指令是单字长指令，一定是该指令是单字长指令，一定是MOV指令，但编指令，但编码错误。码错误。 可改正为可改正为 0010100011010110 = (28D6)HOP目标目标源源MOV S, D15 10 9 8 7 4 3 0Chp5 指令系统指令系统 已知：已知：MOV(OP)001010，STA(OP)011011，LDA(OP)111100。(1C2)H = 0000000111000010 该指令是单字长指令，代表该指令是单字长指令，代表MOV指令，但编码指

41、令，但编码错误。错误。 可改正为可改正为 0010100011000010 = (28C2)HOP目标目标源源MOV S, D15 10 9 8 7 4 3 0第六章第六章 中央处理器中央处理器Chp6 中央处理器中央处理器【6.1】CPU结构如下图所示，其中有一个累加器结构如下图所示，其中有一个累加器AC，一个状态条件寄存器和其他，一个状态条件寄存器和其他4个寄存器，各部个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方分之间的连线表示数据通路，箭头表示信息传送方向。要求：向。要求：P234（1）标明图中）标明图中a, b, c, d 4个寄存器的名称。个寄存器的名称。（2）简述指令

42、从主存取出到产生控制信号的数据通）简述指令从主存取出到产生控制信号的数据通路。路。（3）简述数据在运算器和主存之间进行存）简述数据在运算器和主存之间进行存/取访问取访问的数据通路。的数据通路。ACcbPSR微操作信号微操作信号发生器发生器a主存储器主存储器Md+1Chp6 中央处理器中央处理器PCARDRIRChp6 中央处理器中央处理器【6.5】选出正确答案填空：选出正确答案填空：P235 微指令分水平型微指令和微指令分水平型微指令和_微指令两类。微指令两类。_可同时执行若干个微操作，所以执可同时执行若干个微操作，所以执行指令的速度比行指令的速度比_的快。的快。 在实现微程序时，取下一条微指

43、令和执行本条在实现微程序时，取下一条微指令和执行本条微指令一般是微指令一般是_进行的，而微指令之间是进行的，而微指令之间是_执行的。执行的。 实现机器指令的微程序一般是存放在实现机器指令的微程序一般是存放在_中中的，而用户可写的控制存储器则由的，而用户可写的控制存储器则由_组成。组成。垂直型垂直型水平型微指令水平型微指令垂直型微指令垂直型微指令重叠重叠顺序顺序ROMRAMChp6 中央处理器中央处理器【6.6】某机有某机有8条微指令条微指令I1-I8，每条微指令所包含，每条微指令所包含的微命令控制信号如下表所示。的微命令控制信号如下表所示。 P235a- j对应对应10种不同种不同性质的微命令

44、信性质的微命令信号。假设一条微号。假设一条微指令的控制字段指令的控制字段为为8位，请安排微位，请安排微指令的控制字段指令的控制字段格式。格式。Chp6 中央处理器中央处理器解：解：3种微指令编译法：种微指令编译法： 直接控制法、直接编译法、间接编译法。直接控制法、直接编译法、间接编译法。 方法选择：方法选择： 尽量使用直接控制法；尽量使用直接控制法； 若此时微指令控制字段无法包含全部微命令，若此时微指令控制字段无法包含全部微命令，则引入直接编译法，和直接控制法结合；则引入直接编译法，和直接控制法结合； 若仍然无法包含全部微命令，则单独用直接控若仍然无法包含全部微命令，则单独用直接控制法实现；制

45、法实现； 若还是无法包含全部微命令，则引入间接编译若还是无法包含全部微命令，则引入间接编译法。法。Chp6 中央处理器中央处理器 全用直接控制法全用直接控制法控制控制字段表示命令个数为字段表示命令个数为810； 使用直接控制法使用直接控制法6b+直直接编译法接编译法2b控制字段控制字段表示命令个数表示命令个数6+310，可行。，可行。但任选但任选5个命令直接控制，其余个命令直接控制，其余5个无法保持互斥。个无法保持互斥。Chp6 中央处理器中央处理器 使用直接控制法使用直接控制法4b+直接编译法直接编译法2b控制字段表示控制字段表示命令个数命令个数4+3+3=10，可行。，可行。Chp6 中央

46、处理器中央处理器 相容性低（互斥性高）的命令采用直接编译法相容性低（互斥性高）的命令采用直接编译法分组；相容性高的命令采用直接控制法并行。分组；相容性高的命令采用直接控制法并行。Chp6 中央处理器中央处理器 分析表格，分析表格，a, c, d的相容性最高（分别为的相容性最高（分别为9、8、8），所以用直接控制法表示。），所以用直接控制法表示。e和和g的相容性一样的相容性一样（都为（都为7）所以任意选一个用直接控制法表示（比）所以任意选一个用直接控制法表示（比如选如选g）。）。 剩下剩下b,e,f,h,i,j可通过相斥性分段，用直接编译可通过相斥性分段，用直接编译法表示。这里选（法表示。这里选

47、（e ,f ,h）和（）和（b, i, j）可分别组成）可分别组成两组。结果如下：两组。结果如下：12345678acdgefh-bij-Chp6 中央处理器中央处理器【6.7】已知某机采用微程序控制方式，其存储器容已知某机采用微程序控制方式，其存储器容量为量为51248（位），微程序可在整个控制存储器中（位），微程序可在整个控制存储器中实现转移，可控制微程序的条件共实现转移，可控制微程序的条件共4个（直接控制），个（直接控制），微指令采用水平型格式，如图所示：微指令采用水平型格式，如图所示：P236（1）微指令中的三个字段分别应多少位？）微指令中的三个字段分别应多少位？（2）画出围绕这种微指

48、令格式的微程序控制器逻辑）画出围绕这种微指令格式的微程序控制器逻辑框图。框图。Chp6 中央处理器中央处理器解解:（1）可）可控制微程序的条件共控制微程序的条件共4个（直接控制）个（直接控制）判判别测试字段中每一位为一个判别标志，该字段长别测试字段中每一位为一个判别标志，该字段长4位位； 微程序可在整个控制存储器中实现转移，其存微程序可在整个控制存储器中实现转移，其存储器容量为储器容量为2948b 下地址字段长下地址字段长9位位； 微指令字段长：微指令字段长：48 4 9 = 35位位。Chp6 中央处理器中央处理器（2）微地址寄微地址寄存器存器对应对应下地下地址字段址字段；P字段字段即为即为

49、判别判别测试字段测试字段；控制字段控制字段即为即为微指令字段微指令字段，与与P字段一起组字段一起组成微指令寄存成微指令寄存器。器。地址转移逻辑地址转移逻辑即即AG，输入是指，输入是指令寄存器令寄存器OP译码，各状态条件以译码，各状态条件以及及P字段，其输出适当修改微地址字段，其输出适当修改微地址寄存器，实现微程序的分支转移。寄存器，实现微程序的分支转移。 Chp6 中央处理器中央处理器【6.8】在微程序计算机中，下一条要执行的微指令在微程序计算机中，下一条要执行的微指令地址都有哪些可能的来源？各发生在什么场合？地址都有哪些可能的来源？各发生在什么场合？(略略)P237【6.16】选择填空：选择

50、填空： 微机微机A和和B是采用不同主频的是采用不同主频的CPU芯片，片内逻芯片，片内逻辑电路完全相同。若辑电路完全相同。若A机的机的CPU主频为主频为8MHz，B机机为为12MHz。则。则A机的机的CPU主振周期为主振周期为_s。如。如A机的平均指令执行速度为机的平均指令执行速度为0.4MIPS，那么，那么A机的平机的平均指令周期为均指令周期为_s，B机的平均指令执行为机的平均指令执行为_MIPS。Chp6 中央处理器中央处理器解解:主振周期主振周期 = CPU周期周期 = 1/主频主频 。A机的机的CPU主振周期为：主振周期为：1/8MHz = 0.125s。MIPS：每秒钟执行百万条指令。

51、：每秒钟执行百万条指令。A机的平均指令执行速度为机的平均指令执行速度为0.4MIPSA机的平均指令周期为：机的平均指令周期为：1/0.4M = 2.5 s。指令执行速度和主频成正比。指令执行速度和主频成正比。B机指令速度机指令速度/ A机指令速度机指令速度=B机主频机主频/A机主频机主频B机的平均指令执行为：机的平均指令执行为： 0.4MIPS12/8=0.6MIPSChp6 中央处理器中央处理器【6.22】某机的微指令格式中有某机的微指令格式中有10个独立的控制字个独立的控制字段段C0C9，每个控制字段有，每个控制字段有Ni个互斥控制信号，个互斥控制信号，Ni的的值如下：值如下：P237字段

52、0123456789Ni463119571815 请回答：（请回答：（1）这）这10个控制字段，采用编码表示个控制字段，采用编码表示法，需要多少控制位？法，需要多少控制位？ （2）如果采用完全水平型编码方式，需要多少）如果采用完全水平型编码方式，需要多少控制位？控制位？Chp6 中央处理器中央处理器解：解：3种微指令编译法：种微指令编译法：直接控制法直接控制法、直接编译法直接编译法、间接编译法。间接编译法。 （1）编码方式默认为直接编译法。）编码方式默认为直接编译法。字段0123456789Ni463119571815需要的信息量57412 10682916对应译码输入3324433144需要

53、的控制位3324433144控制位数：控制位数：3+3+2+4+4+3+3+1+4+4 = 31位。位。Chp6 中央处理器中央处理器解解:（2）采用水平型编码方式即直接控制法。每个采用水平型编码方式即直接控制法。每个控制位对应一个控制信号。控制位对应一个控制信号。字段0123456789Ni463119571815需要的控制位463119571815控制位数：控制位数：4+6+3+11+9+5+7+1+8+15 = 69位。位。第七章第七章 存储系统存储系统Chp7 存储系统存储系统【7.1】计算机存储系统分哪几个层次？每一层次主计算机存储系统分哪几个层次？每一层次主要采用什么存储介质？其存

54、储容量和存取速度的相要采用什么存储介质？其存储容量和存取速度的相对值如何变化？对值如何变化？P259答：存储系统分为答：存储系统分为cache、主存、辅存三个层次。、主存、辅存三个层次。其中，其中，cache采用采用SRAM、主存采用、主存采用DRAM、辅存大、辅存大多用磁表面存储介质构成。多用磁表面存储介质构成。从从cache到辅存，三个层次的容量增加、速度降低。到辅存，三个层次的容量增加、速度降低。Chp7 存储系统存储系统【7.3】设某流水线计算机有一个指令和数据合一的设某流水线计算机有一个指令和数据合一的cache，已知，已知cache的读写时间为的读写时间为10ns，主存的读写，主存

55、的读写时间为时间为100ns，取指的命中率为，取指的命中率为98%，数据的命中率，数据的命中率为为95%，在执行程序时，约有，在执行程序时，约有1/5指令需要存取一个指令需要存取一个操作数，为简化起见，假设指令流水线在任何时候操作数，为简化起见，假设指令流水线在任何时候都不阻塞。问设置都不阻塞。问设置cache后，与无后，与无cache比较，计算比较，计算机的运算速度可提高多少倍？机的运算速度可提高多少倍？P259Chp7 存储系统存储系统解：无解：无cache的计算机，平均访存时间为：的计算机，平均访存时间为：1001 + 1001/5 = 120ns有有cache的计算机中，的计算机中，访

56、指令：访指令：10ns0.98 + (100ns+10ns)0.02 = 12ns访数据：访数据：10ns0.95 + (100ns+10ns)0.05 = 15ns平均访存时间：平均访存时间：12ns + 15ns/5 = 15ns有有cache后，速度可提高后，速度可提高120/15 = 8倍。倍。Chp7 存储系统存储系统【7.4】接上题，如果采用哈佛结构（分开的指令接上题，如果采用哈佛结构（分开的指令cache和数据和数据cache），运算速度可提高多少倍？），运算速度可提高多少倍？P260解：与上题的区别在于，采用哈佛结构，从解：与上题的区别在于，采用哈佛结构，从cache中中取数据

57、与取指令同时进行。取数据与取指令同时进行。 访存的平均时间为：访存的平均时间为：Max（访指令平均时间，（访指令平均时间，访数据平均时间）访数据平均时间）= Max（12ns，3ns）=12ns 速度可提高速度可提高120/12 = 10倍。倍。Chp7 存储系统存储系统【7.5】设某计算机的设某计算机的cache采用采用4路组相联映像，已路组相联映像，已知知cache容量为容量为16KB，主存容量为，主存容量为2MB，每个字块，每个字块有有8个字，每个字有个字，每个字有32位。请回答：位。请回答：P260（1）主存地址多少位（按字节编址），各字段如何）主存地址多少位（按字节编址），各字段如何

58、划分（各需多少位）？划分（各需多少位）？（2）设）设cache起始为空，起始为空，CPU从主存单元从主存单元0,1,100依次读出依次读出101个字（主存一次读出一个字），并重复个字（主存一次读出一个字），并重复按此次序读按此次序读11次，问命中率为多少？若次，问命中率为多少？若cache速度是速度是主存的主存的5倍，问采用倍，问采用cache与无与无cache比较速度提高多比较速度提高多少倍？少倍？Chp7 存储系统存储系统解解:（1）组相联映像主存地址格式：）组相联映像主存地址格式： Cache 共共 2c 块，被分成块，被分成 2c组，每组组，每组 2r 个块，个块，t位为区地址。位为区

59、地址。c = c+ r 4路组相联路组相联r = 2; cache容量容量16KB，字块为，字块为8个字，每个字个字，每个字32位位 cache中的块数：中的块数：16KB / (84B) = 512; 2c = 512 c = 9; c= c - r c= 7;Chp7 存储系统存储系统 每个字块有每个字块有8个字个字 b = 3; 每个字有每个字有32位，按字节编址位，按字节编址 字节地址为字节地址为2bit 主存容量主存容量2MB，按字节编址，按字节编址 主存地址共主存地址共21bit。 主存区地址：主存区地址：t = 21 r c b 2 = 7bit主存地址格式：主存地址格式：区地址

60、块号组地址块内地址字节t=7r=2c =7b=32Chp7 存储系统存储系统（2）每块含）每块含8个字，主存字单元个字，主存字单元0100共分成共分成13个块。个块。第一遍取数时，因第一遍取数时，因cache为空，命中率为为空，命中率为0；从第二遍开始取数，无需替换，从第二遍开始取数，无需替换，cache命中率为命中率为1；读取读取11遍，总体命中率为遍，总体命中率为10/11 91%设设cache读写时间为读写时间为t，则主存为，则主存为5t。采用采用cache的平均访存时间的平均访存时间=10t + 16t = 16t;无无cache的访存时间的访存时间=115t;速度快速度快55t/16