数字电路基础和测试资料

1、数字电路11第一部分：基本要求和基本概念第一章半导体器件的基本知识一，基本要求1， 了解半导体PN结的形成及特性，了解半导体二极管的开关特性及钳位作用。2, 了解半导体三极管的输入特性和输出特性，熟悉半导体三极管共发射极电路的三个工 作区的条件及特点，掌握三极管开关电路分析的基本方法。3, 了解绝缘栅场效应管（MOS）的结构、符号、工作原理及特性。二，基本概念1，按导电率可以把材料分为 导体、绝缘体和半导体。2，半导体中有 空穴和自由电子 两种载流子。3, 纯净半导体称为本征半导体。4，P型半导体中的多数载流子是 空穴：少数载流子是 自由电子。5，N型半导体中的多数载流子是 自由电子；少数载流

2、子是 空穴。6，PN结是一个二极管，它具有 单项导电性。7, 二极管电容由 结电容 和扩散电容 构成。8, 二极管的截止条件是 Vd 0.5V，导通条件是 Vd0.7V。9, 三极管的截止条件是 Vbe 0.5V，截止的特点是 卜=1口；饱和条件是1_产（Ec-Vces） / （ B Rc）,饱和的特点是 Vbe0.7V, Vce=Vcesfimax，式中fs是取样频率，fimax是输入信号的最大频率。7, A/D转换器电路的分解度是1/ (2n) , n是输出信号的有效位数。8, 常用的A/D转换电路是 逐次逼近型A/D转换器。第二部分复习题一、填空题：1、 二极管的正向接法是电源的正极接

3、负极接。2、 数字电路中的晶体三极管常工作在 状态。3、 三极管的截止条件是 ，截止时特点是 4、 三极管的饱和条件是 ，饱和时特点是 5、 逻辑电路中最基本的门电路有 、6、Vcc写出左图逻辑电路的输出表达式。F=。7、分别画出下列各门电路的逻辑符号:与门或门非门与非门或非门 OC门三态门异或门8、 TTL与非门的两个状态通常称为“关态”和“开态”，当输入有一为低电平时，对应的是 态；当输入全为高电平时对应的是 态。9、 TTL与非门的额定高电平 Voh 伏，额定低电平 Vol 伏。(设电源电压 Ec=+5V)10、 正逻辑的与门是负逻辑的 ;正逻辑或门是负逻辑的 。11、 正逻辑的或非门是

4、负逻辑的 ;正逻辑的与非门是负逻辑的 。12、在TTL三态门、OC门、与非门 屏或门和或非门电路中，能实现“线与”逻辑功能的门为，能实现总线系统的门为 。13、 TTL与非门的关门电平为 0.7V，开门电平为1.9V，当其输入低电平为 0.4V，高电平为3.2V时，其低电平输入噪声容限Vnl为，输入高电平噪声容限为。14、 如果某TTL与非门的输入低电平噪声容量Vnl=0.7V，输出低电平 Vol=0.2V，那么它的关门电平 Voff为。15、 对于或非门，只要有一个输入为高电平，则输出就为 电平，所以对或非门多余输入端的处理不能接 电平。16、 TTL与非门中，多余输入端的处理办法是 。17

5、、 对于TTL与非门，只要有一个输入为低电平，则输出就为 电平，所以对与非门多余输入端的处理不能接 电平。18、NMCS门电路中，负载管跨导 工作管跨导 19、 在TTL类电路中。输入端悬空等效于 电平。20、 一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路 功耗比CMOS门电路的。21、 所谓三态门，其输出有 状态状态和 状态。22、 CMOS类门中，对未使用的输入端应当 或者，而不允许 23、 CMOS场效管工作于饱和区时，由于 ，从而抵消了漏极电压增加的影 响，使漏极电流基本不变。24、CMOS门的标称高电平 Voh=伏，标称低电平 Vol= 伏。（电源Ebb=+5伏）。25

6、、+EcFA *匸写出左图所示的NMOS逻辑电路的输出函数表达式26、在P型半导体中，主要靠 导电，在N型半导F=。O体中，主要靠导电。27、所谓MOS管的开启电压，即是开始形成导电沟道所需要的 左图开关电路中，设元件参数能满足可靠地饱和与截止的 要求，则其逻辑表达式 F=。29、MOS 管的饱和区与非饱和区的界线满30、十进制数（65） 10= （ ）2= （）8=（ ） 16。31、 把十六进制数5FE转换成二进制数为。32、 二进制数 1101011.011转换为十进制数为 ，十六进制数为 8421BCD 码为。33、 任意两个最小项之积恒为 ，全体最小项之和恒为 。34、逻辑函数F的卡

7、诺图若全为1格，对应F=_35、 通常逻辑函数的表示方法有、 和 四种。36、 逻辑函数F = AB CD，其反函数F = ，其对偶式F*=37、 ( 100101010011) 8421BCD 表示十进制数 。38、函数 F 二(A B C)D - EB 的反函数 F = 。39、若逻辑函数F=AB，CDE，则其反函数F =40、 若逻辑函数 F=A+BC，则其或与形式是 。41、若 XF XG =1，则有 F=，G= 。42、函数F=AB+BC+AC 的反函数F的与或表达式为43、函数F二AB AC CD ADE的最简与或式为 44、函数F = AB BC AC的最简与或式为45、在不完全

8、描述(或带约速项)的逻辑函数中，约束项是对输入的指 ，相应于这些约束项，函数取值为46、在存在约束项的逻辑函数中，约束项是指 在与或标准型中有利于化简逻辑函数时，相应项可以视为在有利于化简时，相应项可视为 47、分别写出下列门电路的输出函数表达式。(1)，是 ?;在或与标准型中，A B C1=(2)(4)DD48、 组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。49、 将本位的两个数和来自低位的进位数三者相加，这种加法运算称为。50、 在一系列异或逻辑运算中，当输入码中的1的个数为数个时，其输出为1。51、 一个二进制编码器若需要对12个输入信号进行编码， 则要采用位二进制代52、 三变

9、量输入译码器，其译码输出信号最多应有 个。53、 用二进制表示有关对象（信号）的过程叫 。一位二进制代码可以表示信号。54、 若用一个四一一十六线的译码器（高电平输出有效）实现函数F（A,B,C,D）= m（3,5,7,9,11,13）的表达式是 F（A,B,C,D）= .。55、 多路选择器的基本功能是从若干路 数据中选择一路作为 。56、 多路选择器的功能是 。57、 一个二一一十进制译码器规定为输出低有效，则当输入8421BCD码为0110时，其输出 丫9 丫8 丫7 丫6 丫5 丫4 丫3 丫2 丫1 Yo= 。58、列出半加器的真值表：59、 全加器与半器的区别是 。60、 固定RO

10、M主要由地址译码器、 和输出电路三部分组成。61、二一一十进制译码器为输出高电平有效，当输入 DCBA为0110时，输出丫0 丫1 丫2 丫3丫4 丫5 丫6 丫7 丫8 丫9 的值为 。62、按照电路组成和逻辑功能的不同，数字逻辑电路可分为：禾廿 两大类。63、 ROM和LPA在结构上都有一个 阵列和一个 阵列。64、 ROM和PLA在结构上的区别，主要是 ROM的与阵列 编程；而PLA的与阵列编程。65、一片4K 8的ROM的存贮器有 个字，字长为位，有片选端禾廿 根地址线。66、由与非门构成的基本 RS触发器约束条件是QnJKn+1Q00000101001110010111011167、

11、试填写JK触发器特性表（下左）中的68、试填写RS触发器特性表（下右）中的n+1Q 。&+1Q 。nn+1QRdSdQ000001010011100101110111问题。69、主从RS触发器从根本上解决了基本 RS触发器的70、 边沿JK触发器解决了主从 JK触发器的 问题。71、根据在CP控制下，逻辑功能的不同，常把时钟触发器分为、五种类型。72、JK触发器的特性方程为 73、既克服了 “空翻”现象，又无“一次翻转”问题的集成触发器常用的有禾廿两种。74、维持阻塞D触发器是在CP 触发，其特性方程为 。75、 主从JK-FF克服了钟控电平触发器的 毛病，但存在有 问题。76、同步式时钟触发

12、器是高电平触发方式，它存在 毛病。77、 主从型触发器的一次变化问题是指在CP=1期间，主触发器可能且仅能 而带来的问题。78、 所谓时序电路是指电路的输出不仅与当时的 有关，而且与电路的 有关。79、 在工作速度要求较高时，在同步计数器和异步计数器两者之中，应选用 。80、 三级触发器若构成环型计数器，其模值为 ，若构成扭环型计数器，则其模值为。81、 由四个触发器构成的寄存器可以存入 位二进制代码。82、 八级触发器构成的二进制计数器模值为 。83、 一般地，相应的同步计数器比异步计数器的结构 ，工作速度 。84、 已知一个十进制加法计数器的状态转换图如下，由图可知它是采用编码的计数器。8

13、5、移位寄存器的功能是 86、 按计数器中各触发器状态更新的情况不同，可将计数分为，两种类型。87、 RAM 的三个组成部分是指 、 。88、 在由多片RAM组成的系统中，如果要使某片工作，则该片的 信号 应处于有效状态。89、 由四个触发器构成计数器，它的计数状态最多为 个。90、 一个4K 8的RAM，有个8位字长的存储器，有 根地址线和根数据线。91、若需要将缓慢变化的三角波信号转换成矩形波，则采用 电路。92、 对于微分型单稳态电路，正常工作时其输入脉冲宽度应 输出脉冲宽度。93、 将CH755的TH端和TRIG端连接起来即可构成 。94、 对于由于TTL与非门构成的 RC环形振荡器，

14、R的取值一般应 ，否 则电路将不能正常工作。95、单稳态触发器有一个 态和一个态。96、 石英晶体多谐振荡器的振频率仅决定于晶体本身的 ,而与电路中的数值无关。97、 欲把输入的正弦波信号转换成同频的矩形波信号，可采用 电路。98、 常用脉冲整形电路有 和两种。99、 施密特触发器有 个稳定状态，多谐振荡器有 个稳定状态。100、 一个倒 T 网络的 10 位 D/A 变换器，Vref=+5 伏，Rf=2R，则当 D=(0101010100) 时，对应的输出电压 V= 。101、 一个10位D/A转换器的每个量化阶梯表示0.025伏电压，则它最大能表示 伏电压。102、 一个8位D/A转换器，

15、当输入为100000001时输出电压为5伏，则输入为01010000 时，输出电压为 伏。103、 T型电阻D/A转换器的转换速度比倒置T型电阻D/A转换器的 。104、 以输出二进制代码的位数表示分解度的好坏，位数越多，说明量化误差，转换精度。105、若一个8位A/D转换器，其Vref= 10伏，则当输入3.75伏时，结果(二进码)为，当输入为2.5伏时，结果又为 。106、 一般的 A/D转换过程是通过 、和 来完成的。107、若一个 14位 D/A 变换器的 满刻度 输出电 压为 Vomax=10伏，当 输入 D=(10111010101111) 2时，输出电压为 伏。108、 逐次浙近

16、型 A/D转换器由 、逐次渐近寄存器与控制逻辑，以及时钟信号等组成。12345678910111213141516171819202122数字电路复习题一、填空题答案二极管正极二极管负极30100000110141饱和截止310101 1111 1110VbebsVces 03V,V b仟 0.7V0001 0000 0111.0011 0111 0101与门】，或门，非门330 1341AB35表达式、真值表、卡诺图、逻辑图TTII1TT36_ 一 一1111(A + B)(C + D)(A+B)(C + D)宀+An371 1ITTil L1 138953(A + B)C+d e + B关

17、开39A B C D3.00.3540(A+B ) (A+C )或门与门411 1与非门或非门42AB + BC + ACOC门二态门43AB 十 AC+CD0.3V1.3V44B+C0.9V45补充不会出现的变量取值低高组合零接正电源或与使用端并接46不会出现的变量取值组合高低1 0远远小于47高R = AB F2 = A+BF3 = AC + BCF4 = A小大48输入高电平低电平高阻49全加运算与使用端连接接适当电50奇平悬空23沟道夹断51四24+5052825AB53编码2个26空穴电子54M3+ m5+ m7+ m9+ mii+ mi327栅源电压Vgs=Y 3+ 丫5+ 丫7+

18、 丫9+ Y11+ Y1328A BC55输入输出29V DS=V GS-V T56从多路输入中选择一路作为输出57111011111184522158A B S C85在CP作用下,所在内容逐位右移或左移0 0 0 086冋步计数器异步计数器0 1 1 087地址译码器存储矩阵1 0 1 0读写控制电路1 1 0 188片选59全加器多一位进位位8916（即三个输入端）90409612860存储矩阵91施密特触发器61000000100092小于62组合逻辑电路时序逻辑电路93施密特触发器63与门或门94小于Roff64不可可95稳暂稳654096811296谐振频率RC66R+S=197施

19、密特触发器67n+1Q68n+1Q98施密特触发器单稳态触发器00992 0011003.31010125. 5751x （不定）1023.12511103慢01104愈小越高10105011000000100 00000x （不定）106采样保持69直接控制量化编码70一次变化1077.29571RS、T、T D、JK108比较器35KQnD/A转换器7273747576777879808182831、2、3、4、5、参改电源维持阻塞D触发器 边沿JK触发器 上升沿Qn+1=D空翻一次变化空翻一次变化输入 原来状态 同步计数器36四256复杂单项选择题（每题只有一个正确答案，请把答案的标号填

20、入相应的括号中）硅二极管导通和截止的条件是（） S0.7V, V X0.5V;S0.5V, V d0.7V, V d0.5V, V d0.5V。用电位关系描述双极型三极管的开关工作时的三种状态，正确的是（） 截止区：LBe0V; 截止区：LbeV-且Lbe0V；饱和区：UbcOV 截止区：Lbe0.6v,饱和区：LCeW 0.3V; 截止区：Lbe0V;UbeV-E且 V0V如果晶体三极管的（），则该管工作于饱和区。发射结正偏，集电结正偏;发射结反偏，集电结反偏。 ）电子和空穴；电子和离子。 发射结正偏，集电结反偏；发射结反偏，集电结正偏； 半导体中，有两种截流子，分别是（ 原子和中子；电子和

21、质子；T的饱和深度，在其它条件不变的情况下，可采取图示反相器电路欲加深三极管（ ）的措施。增大R2；减少Ece；Vo-Eb减少Rc;增大T的一：。6、二级管门电路如图所示，输出和输入之间的正逻辑关系为（T1的主要作用是（A B *0|C *0|丫 Eo=-12V7、采，A BZ0000010000110100101001001001111101118、如下图的TTL与非门中, 与逻辑； 或逻辑； 与非 或非。用正逻辑的输入与门的真值表为（ A B ZA B Z0 0 10 1 01 0 01 1 0Vo挂高、挂高、零电位;挂高、挂高、挂高 倒相； 逻辑乘； 提高带负载能力; 提高抗干扰能力。9

22、、欲将二输入端的与非门、异或门、或非门作 非门使用，其多余输入端的接法可依次是 挂高、零电位，零电位； 零电位，零电位，零电位。10、对同一组合逻辑电路，分别使用正逻辑和负逻辑，其表达式（）互为反函数；互为对偶式； 相等；答案都不正确。11、为实现F = AB CD，下列电路接法正确的是（）。FABCDABCDF12、扇出系数（N）是指逻辑门电路（ 输出电压与输入电压之间的关系数; 输出电压与输入电流之间的关系数; 输出端能带同类门的个数； 输入端数。13、下列门电路工作速度最快的一种是（TTL ； NMOS;）。 CMOS； PMOS；14、TTL与非门三输入端 A，B, C,在A端接一电阻

23、到地，要实现 F = BC，甩的取值小于700 Q ;大于2KQ ;小于2KQ ;可值任意值。15、为实现数据传输的总线结构，要选用（）门电路。或非；OC三态；与或非。16、同或逻辑Z对应的逻辑图是（）。AAZ B+BAA+zBB应（ ）。17、输出端可直接连在一起实现“线与”逻辑功能的门电路是（与非门;OC门;或非门；三态门。18、对TTL与非门多余输入端的处理，不能将它门（与有用输入端连在一起；悬空；接正电源；接地。）是不正确接连。5kA BABCDV CC19、为实现如下图的 TTL电路输出端所表示的功能，则其中（A _1Vcc+)F =A20、TTL与非门的关门电平 0.7V，开门电平

24、为1.9V，当其输入低电平为0.4V，输入高电平为3.2V时，其低电平噪声容限为（） 1.2V ； 1.2V ；0.3V ； 1.5V。21、如图电路是（+V DDCMO或非门；CMOSf非门;NMO与非门；NMO或非门；B 怙22、所谓三极管工作在倒置状态，是指三极管（）。发射结正偏，集电结反偏；发射结正偏，集电结正偏；发射结反偏，集电结正偏；发射结反偏，集电结反偏。23、TTL与非门的关门电平为 0.7V，开门电平为1.9V，当其输入低电平为 0.4V,输入高电 平为3.2V时，其输入高电平噪声容限为（）。 1.1V ； 1.3V ； 1.2V ； 1.5V。24、两输入变量A, B的逻辑

25、门，根据输出波形F,应该属于（）。 与非门; 或非门; 同或门;与门。25、下列电路完成的逻辑功能是（)。 F 二 A BC F 二 ABC F = ABC A 二 ABC26、下图电路实现的逻辑功能是（）。 F 二 C(A B)； F 二 C AB ； F 二 C(A B)。27、函数F二AB AC BC CD D的最简与或式为（） 1 ；0; AB; AB D28、函数 F=AB+BC+A与 P 二 AB BC AC（）。相等；互为反函数；互为对偶式；答案都不正确。F=1。29、 逻辑函数F = A BC（A B），当ABC的取值为（）时, 000 ； 011; 101 ； 111。30、

26、 函数F =（A二B）C ABC ABC的最简与或式为（）。0；AB + ABABC C31、函数F二ABC ABC的最简与或表达式为（）。 1 ； ABC ；A+B+C； ABC32、函数F = ABC AB AC的最简与非实现是（ F 二 ABC AB AC ; F 二 ABC AB AC ;33、函数F = AB CD ABD的或与式是 F(A B)(C D)(A B D); F = (A B)(C D)(A B D)； F = ABC AB AC ; F 二 ABAC AB ACC。( )。 F=(B+C)(B+D)(A+D); F =(B C)(A B D)(A C D)34、函数

27、F(A, B,C,D) = m(0,1,2,3,6,8,13,15) d(10)的简化与或表达式是()。 F = AB BD ABD ACD ； F = AB ACD ABD BCD ； F 二 AB ABD ABD ACD ； F 二 AB ABD BCD 7CD BCD35、函数F（A.B.C） 3.i M （0,1,2,4,6）【d的最简或与表达式是（ F =(B C)(B C)(A B)； F =(B C)(B C)C ；36、函数 F=*3,4,5,7,9,13,14,15)+D=D+AC D AC ABC ；37、A二 B 与 A 二 B ()。互为反函数；互为对偶式；）。 F 二

28、 BC AC BC ； F=C（ A+E）vd（1,10,11）的最简与或式为（）。 D ABC TbC ； D ABC。 相等；答案都不正确。38、逻辑函数F = A（B C厂DE的反函数为（）。(A BC)D E ；(A BC)D E ； A BC D E ；(A BC)DE。39、逻辑函数F二AB AC BC的最简与或式是（）。 AB+C AB; A+C AC + BC。40、能使逻辑函数 F =（A B C）（A B C）（A B C）为零的变量（顺序 ABC组合是（）。011, 110, 101010, 001 , 100110, 101, 011110, 101, 11141、函数

29、 F = AB BC AC与 P = AB BC AC ()。互为反函数互为对偶式相等答案均不正确42、函数 F(A,B,C,D)= 5(0,1,2,4,5,10)+()。、d（8,9,12,13,14,15）的最简与或表达式为 C AB BD AC BCD AB AC C BD43、 将具有约束条件 AB AD =0的逻辑函数 F=m（0,2,3,4,6,7,9）化为最简与或式结果应为（）。 ABACCD ACADC ACACD ACABCD44、 下列函数中（）式是函数AB AC的最小项表达式。 Z 二 ABC ABC ABC Z 二 ABC ABC ABC Z 二 AB BC AC Z

30、二 ABC ABC ABC45、 函数F二A B B C C A是最简（）表达式。 或与与或非与非与非或非或非46、 函数F= （A+AB+ABC - （ A+B+C的最简与或式是（）。 A+B+C AABCB47、函数 F = AB bC CA与P 二 AB Be Ca （）。 相等 互为反函数互为对偶式答案都不对48、 函数F =（A二B）C ABC ABC的最简与或式为（）。 AC BC BC函数 F = A 二 B 二 C与P = A 二 B 二 C （ ）o相等互为反函数 互为对偶式答案都不对函数F = ABCD ABD BCD ABC BD BC的最简与或式为（）。ABC ABDB

31、DB函数 F=m（5,6,7,8,9 ）+7（10,11,12,13,14,15）的最简与或式为（）。 ABC ABD ABC A+BA+BC+BD A函数F ： |丨M（0,1,2,4） |丨d（6）的最简与或式是（）。 F =C ABF=AC+BCF=AC+BC+AB F =C（A B）下列电路完成的或非逻辑运算是（） F 二 ABC F 二 A B C F 二 ABC F = C （A B）逻辑函数F =AB AB的最简与非实现的表达式是（）o F = AAB BAB F = AB AB F = AB AB F = AB AB能使逻辑函数 F=A二B二C二D均为1的输入变量组合是（）。1

32、101， 0001， 0100， 1000 1100， 1110， 1010， 101149、50、51、52、53、54、55、56、57、58、59、1110， 0110， 0111， 1111 函数 F=m(0,2,4,5,6,7,8,10,12,14)+ F 二 AB CD CD ABC F =CD CD AB 1111，1001，1010，0000ld(11)的最简与或式是()o f = Ab D F = D ABD十进制数151.375转换成二进制数时为（）。 10010111.011 11101001.011 10010111.110 11101001.110在二进制译码器中，若

33、输入4位代码，则有（）输出信号。2个4个8个16个用一个3/8译码器（设译码器的输出端相继为YoY1 丫2 丫3 丫4 丫5 丫6 丫7 ）实现逻辑函数 F=AB+ACF = ABC ABC ABC的最简方案是（ F= Y5+Y6+Y7 F = ABC ABC ABC F =ABABC ACABC ABC60、组合逻辑电路是指（）。由若干单元电路组合而构成的电路输出仅由电路原态决定的电路61、可擦除可编程只读存储器是指（RAM掩膜ROM62、图示电路输出F的最简与或式为（A C *Q + -一 FB 输出仅由当时输入决定的电路输出由输入和电路原态共同决定的电路）。 PROMEPROM）。 AC

34、 BCABCC ABC AB63、用PLA设计的逻辑电路属于（）。存储器组合电路时序电路CP时钟源64、2764为8K：8Bit的EPROM它的地址线有（）条。81065、右图电路是（）。 半加器电路 与或非电路 全加器电路 异或电路66、在设计编码电路时，若需要码，则需要使用（）位二进3418135667、多路选择器的基本功能是在一定选择信号的控制下（）。从若干个输出中选出一路从输出中选出若干路对30个信号进行编 制代码。 从若干个输出中选一路作为输出68、在二进制译码器中，如果输入代码有248 从若干个输入中选一路作为输出4位，那么就有（）个输出信号1669、如果一个二进制编码器有 进行编

35、码。5位输出代码，则该编码器最多可以对（）个输入信号16326470、 访问存储器是指（）。存数或取数存数取数只存数不取数71、ROM存储器在正常工作时，其内容（）。只能写入既可写入也可读出只能读出以上都不对72、 主从触发器（RS型）是（ ）。在CP上升沿触发在CP下降沿触发在CP=1的稳态下触发与CP无关的73、或非门构成的基本 RS触发器的约束条件为（）。 RS=0 R+S=1 RS=1 R+S=074、两个与非门构成的基本RS触发器的约束条件为（）。R+S=1R+S=0R- S=1R- S=0JK的值应75、若JK触发器的原状态为 0,欲在CP作用后仍保持为0状态，则激励函数 是（ ）

36、。J=1 , K=1 J=0, K=0 J=0, K=d J=d , K=d76、下列电路中，只有（）不能实现Qn 1 =Qn ,CPJQCPintK Q1 CP1K QCP77、主从型JK触发器是在CP （为0时为1时78、 T触发器特性方程（）。Qn 1 =TQn TQn）触发。上升沿下降沿 Qn 1 =TQnn Qn 1 =TQ TQnQn 1 =Qn79、如下各触发器电路中，能实现QnQn A功能的电路是（3780、维持阻塞D触发器是（ ）。正边沿控制，上升沿触发负边沿控制，上升沿触发正边沿控制，下降沿触发负边沿控制，下降沿触发81、三级触发器构成的环型和扭环型计数器的计数模值依次为（）。8和882、构成模值为23和6）级触发器。256 6和36和8256的二进制计数器，需要 128883、