数码管显示控制器

1、实验报告课程名称：课程设计实验项目：数码管显示控制器专业班级：通信工程1003班姓 名： 于璐 学 号：4实验室号：实验组号：实验时间：_批阅时间： 指导教师： 赵柏山 成 绩： 目录摘 要 3.引 言 4.1 设计背景 5.设计任务 5.设计要求 5.指导思想 5.2 方案论证 6.方案说明 6.方案原理 6.3 电路的设计与分析 7.电路的总体设计 7.电路的原理框图 8.元电路的设计与分析 8.多谐振荡电路的设计与分析 8.计数电路的设计与分析 1.0译码显示电路的设计与分析 1.24 电路仿真、调试与分析 1.5.脉冲产生电路的仿真 1.5.总电路的仿真 1.6.运行结果分析 1.6.

2、5 心得与体会 1.7.附录 1 元器件清单 1.8.附录 2 参考文献 1.9.摘要这次的课程设计主要是用计数器来实现的 ,这个循环控制电路的实质就是要产生一 系列有规律的数列 , 然后通过一个七段数码管显示出来 . 这里使用的只要就是计数器 , 计数器在时序电路中应用的很广泛 ,它不仅可以用于对脉冲进行计数 ,还可用于分频 ,定时 , 产生节拍脉冲以及其他时序信号。 运用计数器的不同的功能和不同的接发就可以实现不 同的序列输出了。而且这次的内容还包括分电路图的整合 ,使这个循环显示器能够按照要求依次输出 自然序列 ,奇数序列 ,偶数序列还有音乐序列。还有一个部分就是时钟电路是由555 多谐

3、自激震荡集成电路制成，与电阻和电容一起构成周期为一秒时钟电路的时钟周期发生 器，为电路提供时钟信号。驱动电路是由74LS161D计数器和74LS153D数据选择器组成,用以驱动数码管正常工作， 并且在时钟电路的控制下让数码管循环工作。 支持整个电 路的工作。这个设计基本上就是由以上部分连接在一起组成的。关键词：555多谐震荡器 74LS161D计数器74LS153D数据选择器数码管引言显示器件是电子设备中不可缺少的部分，从灯泡，阴极射线管(CRT， cathode-raytube)显示器，到发光二级管(LED , light-emitting diode)，液晶显示屏(LCD , Liquid

4、 CrystalDisplay) ，显示器件的发展伴随着电子技术的不断发展。目前，在小型便携式电 子设备中， LED 和 LCD 显示器件成为主要的显示器件， 其中发光二级管和 IJED 数码管， 主要用于状态指示和数字字符显示， LCD 主要用于文字和图形显示。 LED 数码管是用 发光二级管组成字符笔画或点阵，用于显示简单字符和图形。最常用的是七段 LED 数 码管，它用发光二级管组成数字字符 8 的七段笔画，至少可以显示十六进制数字的十六 个字符，再加上一个小数点显示，常用于在电子设备上显示数字字符串。其特点主要在 于使用简单，价格低廉，显示亮度高，功耗小，器件可靠性很高。本设计即利用逻

5、辑芯 片来实现数码管的控制显示。1. 设计背景设计任务根据已知条件，完成对数码管显示控制器的设计、装配与调试。设计要求（1）能自动一次显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9（奇数列 ）， 0、2、4、6、8（偶数列），0、1、0、1、2、3、4、5、6、7（音 乐符号序列 ）；然后再从头循环；（2）打开电源自动复位，从自然数列开始显示。指导思想本设计将采用几个基本的数字集成的 74系列（74LS48,74LS153,555）芯片来完成所需要的数字逻辑显示功能（在七段数码管上按规律显示特定的数字） 。本设计具有逻辑 清晰、设计巧妙的特点，能很好的符合课

6、程设计的要求。2. 方案论证方案说明该设计的关键是对 74LS153 的输入端的强制置数的处理， 设计要求产生奇数， 实际 上就是将第一个74LS153的1C1强制置1;要求产生偶数，实际上就是把第一个74LS153 的1C2强制置0;要求产生0-7的音乐符号，实际就是把第二个 74LS153的2C3强制置 0;也就是说产生十进制的的计数一直是不变的，它内部的技术依然是 0-9的计数，我们只是在外部改变了它的输出而已，因此我们这个方案采用一个最简易的方案：两个 74LS161和两个74LS153, 一个555作脉冲产生之用，一片 74LS48译码，一个七段数 码管作显示。方案原理首先，用一个5

7、55构成多谐振荡器产生大约1HZ的脉冲，脉冲可以使74LS161用 置零法正常工作循环产生09的十进制数作为74LS153的输入，用74LS161的低两位 输出作为两个74LS153的地址输入控制其输出。74LS161每循环0 9一次就会产生进 位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计 数器。在脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输 出相应的十进制数再经74LS48译码最终使数码管按要求依次显示出数字 0、1、2、3、 4、 5、6、7、8、9（自然数列），1 、3、5、 7、 9（奇数列）， 0、

8、 2、 4、 6、 8（偶数列）和 0、1、0、1、2、 3、 4、 5、 6、7、0、1（音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。经以上的论证我们可知，这个方案在理论上分析是完全可行的，经我们仿真之后验 证，此方案是完全可行的3. 电路的设计与分析电路的总体设计由设计要求依次显示自然数列 1、2、3、4、5、6、7、8、9，奇数列 1、3、5、7、9，偶数列 0、2、4、6、8，音乐数列 0、 1、0、1、2、3、4、5、6、7，列出下列关系：自然数列奇数列偶数列音乐数列0000000100000000000100110010000100

9、10010101000000001101110110000101001001100000100101001101100100011101011000011010010111通过上面的数列可发现如下规律：奇数列最末位都为1；偶数列最末位都为 0,音乐数列的最高位都为 0.因此该设计的关键是对 74LS153 的输入端的强制置数的处理， 设计 要求产生奇数，实际上就是将第一个 74LS153的1C1强制置1;要求产生偶数，实际上 就是把第一个74LS153的1C2强制置0;要求产生0-7的音乐符号，实际就是把第二个 74LS153的2C3强制置0;也就是说产生十进制的的计数一直是不变的，它内部的技

10、术 依然是 0-9 的计数，我们只是在外部改变了它的输出而已。用一个555构成多谐振荡器产生大约1HZ的脉冲，脉冲可以使74LS161正常工作 循环产生09的十进制数作为74LS153的输入，用74LS161的低两位输出作为两个 74LS153 的地址输入控制其输出。 74LS161 每循环 09 一次就会产生进位输出为74LS161提供一个脉冲，使其计数一次，74LS161在此处做为一个四进制的计数器。在 脉冲作用下，74LS161的低两位循环产生00、01、10、11从而使74LS153输出相应的 十进制数再经74LS48译码最终使数码管按要求依次显示出数字0、1、2、3、4、5、&7、8

11、、9 （自然数列），1、3、5、7、9 （奇数列），0、2、4、6、8 （偶数列）和 0、1、2、3、4、5、& 7、0、1 （音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列 和音乐符号数列如此周而复始，不断循环。电路的原理框图元电路的设计与分析多谐震荡电路的设计与分析555定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用CMOS工艺制作的称为 7555，除单定时器外，还有对 应的双定时器 556/7556。555定时器的电源电压范围宽， 可在 16V工作，7555可在318V工作，输出驱动电流约为200mA，因而其输出可与 TTL、CMOS或

12、者模拟电路电平兼容。555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。它内部包括两个电压比较器，三个等值串联电阻，一个RS触发器，一个放电管 T及功率输出级。它提供两个基准电压VCC /3和2VCC /3555定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS触发器和放电管的状态。在电源与地之间加上电压，当5脚悬空时，则电压比较器A1的反相输入端的电压为2VCC /3，A2的同相输入端的电压为 VCC /3。若触发输入端TR的电压小于

13、VCC /3，则比较器 A2的输出为1,可使RS触发器置1， 使输出端 0UT=1。如果阈值输入端 TH的电压大于 2VCC/3，同时TR端的电压 大于VCC /3，贝U A1的输出为1，A2的输出为0，可将RS触发器置0，使输 出为0电平。555定时器主要是与电阻电容构成充放电电路，并由两个比较器来检测电容上的电压以确定输出电压的高低和放电开关管的通断，可构成单稳态触发 器、多谐振荡器、施密特触发器等脉冲产生电路。时钟信号的产生方式很多，本电路设计使用555定时器，555定种双极型中规模集 成电路，只要在外部配上几个适当的阻容。元件和适当的电路连接，就可构成多谐振荡Vo(a)自激多谐振荡器电

14、路C3103V1V2tivtT(b)振荡波形图3-1自激多谐振荡器电路和波形图器。该器件的电源电压为，驱动电流也较大，并能提供与ttl, MOS电路相兼容的逻辑电路。脉冲宽度计算公式：Tw (R1+RW+R2) C3-1振荡周期计算公式：T (R1+RW+2R2) C3-2经过计算可知R1约为580k , R2约为290k。计数电路的设计与分析该设计用到了 74LS161计数器，其中一个74LS161用来产生09的十进制数作为数 据选择器的输入，另一个74LS161的输出低两位作为数据选择器的地址选择其实是将其 作为了一个四进制的计数器，循环产生 00、01、10、11进而控制了数据选择器的输

15、出， 终使数码管按要求产生循环数列。下面是最74LS161的介绍：异步清零端/MR1为低电平时，不管时钟端 CP信号状态如何，都可以完成清零功 能。161的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出 端Q0-Q3与数据输入端P0-P3一致。对于54/74161，当CP由低至高跳变或跳变前，如 果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS161 无此种限制。161的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54

16、/74LS161的CEP、CET跳变与CP无关。当计数溢出时，进位 输出端（TC）输出一个高电平脉冲，其宽度为 Q0的高电平部分。对于74LS161,在CP 出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。7MR 1CP 215TM 31400PI 41 301P3 一512-02P3 11一 3CEF 7W-CE13HC 9-PE图3-2 74LS161外部引脚图1G|1o161 vcc215|2G1C3|314|A102 |413|2C31C1 |512|2C21CO|5|2C11Y 710|2C0gnd|S9|2Y图3-3 74hc153外部引脚图161外部管脚引出端符

17、号：TC进位输出端CEP计数控制端Q0-Q3输出端CET计数控制端CP时钟输入端（上升沿有效）/MR异步清除输入端(低电平有效)/PE同步并行输入置数端(低电平有效)1G、2G为两个独立的使能端； B、A为公用的地址输入端；1C01C3和2C02C3分别为两个4选 1数据选择器的数据输入端；Y1、Y2为两个输出端。 当使能端1G (2G)= 1时，多路开关被禁止，无输出，Y = 0。新艺图库7YT838电子-技术资料-电子元件-电路图-技术应用网站-基本知识-原理-维修-作用-参数-电子元器件符号-各种图纸 当使能端1G (2G)= 0时，多路开关正常工作， 根据地址码B、A的状态，将相应的数

18、据C0 C3送到输出端Y。女口： B A = 00则选择CO数据到输出端，即 Y = C0。B A = 01则选择C1数据到输出端，即 Y = C1,其余类推。数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。74HC153逻辑功能表表3-1 74LS153逻辑功能表输入输出BAC0C1C2C3GY10000000010101000011011000010101110001110174LS161逻辑功能表表3-2 74LS160逻辑功能表计数顺序电路状态等效十进 制进位输出Q3Q2Q1Q0C00000001000110200102030011304010040

19、50101506011060701117081000809100191译码显示电路的设计与分析数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光 二极管单元（多一个小数点显示）；按发光二极管单元连接方式分为共阳极数码管和共 阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极（COM）的数码管。共阳数码管在应用时应将公共极 COM接到+5V，当某一字段发光二极管的阴 极为低电平时，相应字段就点亮。当某一字段的阴极为高电平时，相应字段就不亮。共 阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极（COM）的数码管。共阴数码管在应用时应将公共极COM接到地

20、线GND上，当某一字段发光二极管的阳极为高 电平时，相应字段就会被点亮。该设计中选用的是七段数码管如图 3-2所示，为共阴极的，用7448译码驱动器进 行驱动，当电路开始正常工作后在该数码管上就会按设计要求依次显示数字0、1、2、3、4、5、6、7、8、9 （自然数列），1、3、5、7、9 （奇数列），0、2、4、6、8 （偶数列） 和0、1、0、1、2、3、4、5、6、7 （音乐符号数列），然后又依次显示出自然数列、奇 数列、偶数列和音乐符号数列如此周而复始，不断循环。BD 0 P图 3-4 半导体数码管计数器用来产生十进制计数，其输出端信号加到译码器输入端，经译码后可以在输出端产生所需的控

21、制信号。本电路计数器译码器采用74LS48，译码驱动电路如图3-4。它们分别为可预置 4位二进制同步可逆计数器和八选一数据选择器。 电路的工作原理是 不规则时钟脉冲信号加到计数器 74LS161的计数向上引脚，计数器控自然忘序递增计 数，其输出端Qd,Qc,Qa,Qb按自然忘序递增到1000时，由于清除和Qd相连接当Qd为 1时计数器清等然后又重复递增计数，不断循环进行。而计数器的输出瑞Qc,Qb,Qa接到74LS153的输入端，在Qc，Qb，Qa的作用下价它们的每一种组合方式对应于输出端的 一个引脚状态 .在任意时刻只有一个端口为高电平其余喘口全为低电平 .而且这种变化同 样是按照自然递增的

22、顺序循环进行。根据这种结果，可以把每一路输出用以控制半导体 数码管从而可以达到循环显示数字的目的。7448七段显示译码器输出高电平有效， 用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。7448的LRBI、BI/RBO,简要说明如下：灭灯输入 BI/RBO ：BI/RBO 是特殊控制端，有时作为输入，有时作为输出。当 BI/RBO作输入使用且Bl = 0时，无论其它输入 端是什么电平，所有各段输入 ag均为0,所以字形熄灭。试灯输入LT :当LT = 0时，BI/RBO是输出端，且RBO = 1,此时无论其它输入端是什么状态，所有 各段输出ag均为1,显示字形&该输

23、入端常用于检查74IS48本身及显示器的好坏。当 LT = 1, RBI = 0且输入代码DCBA = 0000时，各段输出ag均为低电平，与BCD码相 应的字形 0熄灭，故称“灭零”。利用 LT=1 与 RBI=0 可以实现某一位的 “消隐”。此时 BI/RBO是输出端，且 RBO=0。BI/RBO作为输出使用时，受控于 LT和RBI。当LT = 1 且 RBI = 0,输入代码 DCBA=0000 时，RBO=0 ;若 LT=0 或者 LT = 1 且 RBI = 1,贝U RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。从功能表还可看出，对输入代码 0000，译码条件是：

24、LT 和 RBI 同时等于 1，而对其它输入代码则仅要求 LT 二1,这时候，译码器各段ag输出的电平是由输入BCD码决定的，并且满足显示字 形的要求。IIJ1uLL；Tr兀bi/rSo图3-5 74IS48的引脚图图3-6译码驱动电路4电路仿真、调试与分析脉冲产生电路的仿真图4-1脉冲产生电路图4-2脉冲产生电路的仿真总电路仿真运行结果分析接通电源后数码管可以按要求依次循环显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列），1、3、5、7、9 （奇数列），0、2、4、6、8 （偶数列）和 0、1、0、1、2、3、4、5、& 7 （音乐符号数列），然后又依次显示出自然数列、奇数列、偶数列和音乐符号数列如此周而复始，不断循环。并且打开电源自动复位，从自然数列开始显示。实现了预期的设计要求5.心得与体会这次的课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还 有自己的想象能力，另外还有学习查找资料的方法，以及自己处理分析电路、设计电路 的能力。这次的课程设计让我们懂得了理论知识在实际中的用途，突然感觉自己学的东 西很有用，我们觉得这样就可以激发我们以后的学习兴趣， 这样有利于今后更好的学习。 通过这次实践活动，我们增强了解决问题的能力，从中也发现了自己在动手操作方面的 不足