数字钟的设计

1、首页目标与要求：（1） 掌握数字钟的工作原理。（2） 理解数字电路的设计方法；（3） 掌握典型集成芯片的功能的使用。（4） 能按课题需要查阅书籍、手册、图表和文献资料；（5）能通过实际电路方案的分析比较、设计计算、元器件选取和安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。（6）按课程设计任务书的要求，自选实践项目或内容，自行设计方案并完成相关准备，自助式发现、分析和解决实践过程中的问题，自检实践结果；编写说明书、设计报告书，能正确绘制电路图。（7）掌握数字钟的组成原理，能设计出振荡电路、分频电路、计数电路、译码显示电路；并根据提供的模块能自行设计出相应的电路；（8）掌握调试过程

2、和方法：检查电路、分块调试、静态调试、/动态调试、整机联调和指标测试。（9）能独立解决自行设计过程中遇到的问题。 数字钟的设计设计任务书一、题目数字钟的设计二、设计要求1用中小规模集成电路设计一个具有“时”、“分”、“秒”十进制数字显示的计时器,并在实验箱上安装、调试.根据要求自行设计相应的出电路。2具有校时,整点报时功能.3画出逻辑电路,写出设计总结报告.三、给定条件1直流电源电压为+5v2晶振频率为32768hz四、仪器与设备1脉冲信号发生器2sr-8型二踪示波器3数字逻辑实验箱4数字频率计e312a5万用表及工具五、元器件及材料1ttl集成电路可供: 74ls00,74ls20,74ls

3、04,74ls74,74ls153,74ls160,74ls190,74ls248,74ls390,74ls393等2cmos集成电路可供:cc4011,cc4012,cc4013,cc4020,cc4511,cc4518,cc4520,cc4543等3显示器:lc5011,lc5012等。4电阻,电容,导线若干.数字钟的理论设计一、理论设计的步骤与方法数字电路装置是运用数字电子技术实现某种功能的电路系统.本课程设计包括:数字电路的理论设计即逻辑设计,安装调试,并最后做出符合指标要求的数字电路装置.有关安装调试的内容在后面介绍. 电路的逻辑设计,通常称为电路的预设计.1总体设计 根据设计任务书

4、的技术指标要求和给定的条件，选择总体电路方案。并根据整机的功能要求，将复杂的电路分解成若干个较简单的单元电路，明确各个单元的作用和任务，画出整机的原理方框图。2单元电路的设计 选择集成电路的类型，确定单元电路的形式。由于器件的类型和性能各不相同，需用器件的数量和连接形式也就不一样，所以应将不同的方案进行比较，选择使用器件少，成本低廉，性能可靠，易于实现的方案，中大规模专用集成电路不断涌现。在设计时，应尽量选用新型中大规模集成电路。关于数字逻辑电路的设计的各种元器件的结构、性能请参考附录及其它书籍和文献。3各单元电路之间的连接根据提供的模块选定电路后，要认真地解决他们之间的连接，以保证单元电路在

5、电平上、时序上协调一致，在电气性能上应该相互匹配，保证各部分逻辑功能得以实现并稳定工作。4画出逻辑电路图根据自行设计的电路，可以绘出整机的逻辑电路图，图纸应清晰、工整，符合电路图纸制图原则：（1）要标明输入端和输出端及信号流动的方向。（2）通路尽量用线连接，不便连接的，应在断口两端标出。互相连通的交叉线应打点标出。（3）所使用的元器件符号应尽量符合国家标准。5列出元器件清单二、数字钟的组成和原理数字钟一般由石英振荡器、分频器、计数器、译码器/驱动器、显示器以及校时和报时等几部分组成。这些都是数字电路中应用最广泛的基本电路。逻辑框图如图3-1-1所示，石英晶体振荡器产生的脉冲信号送到分频器，分频

6、器将振荡器输出的脉冲信号分成每秒一次（1hz）的方波作为秒脉冲，秒脉冲信号送入计数器进行计数，并把累计的结果通过译码以“时”、“分”、“秒”的十进制数字显示出来。 “秒”、“分”计数均由两级计数器组成的六十进制计数电路实现。“时”计数由两级计数器组成的十二或二十四进制计数电路来实现。所有计数结果由对应的译码器和led（或lcd）数码管显示出来。数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。由于采用石英技术，使其走时精度高，稳定性能好。如果采用cmos集成电路，可使电路的耦电极低。 图3-1-1数字钟电原理框图方案一：1石英晶体振荡器振荡器是计时器的重要组成部分。它主要用来

7、产生时间标准信号，经分频后得到秒时间脉冲。因此数字钟的精度取决于石英晶体振荡器。从数字钟的精度考虑，晶振频率越高，钟的计时准确度就愈高，但这将使振荡器的耦电量增大，分频电路的级数也要增加，因此一般选取石英晶体频率为32678hz（或100khz），这样也便于分频得到1hz的信号。振荡电路如图3-1-2所示。由石英晶体、微调电容与集成门电路等元器件构成。图中门1用于振荡，门2用于整形。rf为反馈电阻（10-100m），其作用是为反相器提供偏置,使其工作于放大状态,c1是温度特性校正电容,一般取20-40pf, 电容c2中频微调电容,取5/35pf, 电容c1、c2与晶体共构成网络，完成正反馈选频

8、.门1输出的波形为近似正弦波,经门2缓冲整形后输出矩形脉冲. 图3-1-2晶体振荡器（32768hz） 图3-1-3晶体振荡器图3-1-3所示是石英晶体振荡器的另一种接法.图中采用100khz石英晶体串接在门2的输出到门1的输入端的反馈线上和门1、门2等形成正反馈振荡电路，得到的正弦波经门3缓冲整形后输出矩形波。g1是与石英晶体串联的微调电容，可以对振荡频率作微量调整。2分频电路石英晶体振荡器产生的32768hz的时间标准信号，并不能用来直接计时，要把它分成频率为1hz的秒信号，因此需对它进行215次分频。分频电路如果采用ttl集成电路，可选用74ls393（或293），如果采用cmos集成电

9、路，可选用cc4520（或cc4060），它们的大概框图见图3-1-4和图3-1-5。 图3-1-4用两只74ls393实现215次分频 图3-1-5用两只cc4520实现215次分频3计数电路经过分频器得到的1hz的秒脉冲信号被送到计时电路，计时电路由六级计数器构成。完成“时”、“分”、“秒”计数。其中 “秒”、“分”计数均为六十进制，“时”为十二或二十四进制。由于集成电路的发展，人们不再用触发器去设计这些计数电路，而是使用中规模计数器，采用反馈归零的方法去实现，即当计数状态达到所需模值后，经门电路或触发器译码，反馈产生“复位”脉冲，使计数器清零，然后重新进行下一个循环。“分”、“秒”计数电

10、路是六十进制计数器，一般采用两只十进制计数器，其中一只用反馈归零法实现六进制计数器，即当cp端第六触发脉冲输入时它的四级触发器状态为“0110”，这时qb、qc均呈高电平，将它们取出，变换为适当的电平（或脉冲边沿）送到计数器的清零端，使计数器归零，图3-1-6、3-1-7、图3-1-8为几种集成电路构成的六十进制计数器。 图3-1-6 cc4518实现六十进制计数 图3-1-7 74ls190实现六十进制计数 图3-1-8 74ls160（或cc40160）实现六十进制计数小时计数电路可以是十二进制也可以是二十四进制。图3-1-9所示为二十四进制计数，图3-1-10所示为十二进制计数器，在日常

11、生活中，人们习惯于这样的计时，即10-11-12-1-2这就需要特殊的十二进制计数器，图3-1-11给出满足这一要求的电路。 图3-1-9 cc4518实现二十四进制计数 图3-1-10 cc4518实现十二进制计数 图3-1-11特殊的十二进制计数以上介绍了几种“时”计数电路。实际上能实现十二或二十四进制计数的集成电路种类很多，如74ls160、74ls290、74ls390、cc4510、cc4192等。同学们可根据实际需要选用。4译码、显示电路译码电路采用专用译码器。其功能是将“时”、“分”、“秒”计数器中计数的输出状态（8421bcd）翻译成七段数码管能显示十进制数所要求的电信号，然后

12、经数码显示器，把数字显示出来。课程设计选用译码器是ttl：74ls48/248和cmos：cc4511/4543。显示器采用七段led数码管lg5011/5012。电路的连接框图如下： 图3-1-12 译码显示电路的连接5校时电路当数字钟刚接通电源或走时出现误差时，需要对其进行时间的校准，实用校时电路很多，图3-1-13为其中一种，由门电路和开关等组成。该校准电路可以用来实现校时、校分、校秒，正常工作时开关拨向右边，门5输出高电平，门4输出低电平，正常输入信号通过门3和门1输出，加到个位计数器的cp脉冲端。作为校“时”电路时正常输入信号时“分”进位信号，校准信号可以用秒脉冲信号，需要校准时将开

13、关拨向左边，校准信号（秒脉冲）就可以通过门2和门1送到时个位计数器的计数输入端。“分”校准和“秒”校准的道理与“时”校准是相同的，只是输入信号不同。“分”校准电路的正常输入是“秒”进位信号，校准输入也是秒脉冲，“秒”校准电路的正常输入是秒脉冲，而校准输入可以是2hz的脉冲信号。从送入的信号看，校准时的信号的频率高于正常信号频率，计数速度加快。当调到需要的数字后，拨动开关，计数器能继续正常工作。 图3-1-13校准电路图3-1-14是用中规模集成电路74ls153实现的标准网络，它包括校“时”和校“分”电路。当aa=00时，正常计数；当aa=01时，实现校“时”；当aa=10时，实现校“分”；当

14、aa=11时，计数电路无信号输入，处于保持状态。在课程设计中可以省去校秒电路，对秒位不作要求。但要求在校“时”的同时，“分”计数电路正常工作；而在校“分”时，“秒”计数电路处于置“0”状态。 图3-1-14 校准网络6整点报时电路要求仿真合作整点报时，即在差10秒时为整点时开始产生每隔一秒鸣叫一次的响声，声音共6次，每次持续1秒。前五声为低音500hz左右，后一声为高音1khz左右。电路如图3-1-15所示，其中包括控制部分和音频部分。当分和秒计数器计到59分50秒时，“分”十位qdqcqbqa=0101，“分”个位qdqcqbqa=1001，“秒”十位qdqcqbqa=0101，“秒”个位q

15、dqcqbqa=0000，从59分50秒到60分0秒（0分0秒），只有“秒”个位在计数，最后到整点时全部置“0”，从图中可以看出在59分50秒到59分59秒，门2的输入全为高电平，门3输入除“秒”个位qa外也是高电平，那么当秒个位qa=1（qa=0）时门3输出高电平，这个时间正对应是50秒、52秒、54秒、56秒、58秒。在这几个时间上，500hz的振荡信号可以通过门1，再经过门4送出音响电路，发出五次音响。而当时间达到整点时，门3输出为0，500hz的信号不能通过门1。此刻在分十位有一个反馈归零信号qcqb，把它引来触发由门6、门7构成的基本rs触发器并使门6的输出为高电平“1”，这时1kh

16、z振荡信号可以通过门5，再经门4，送入音响电路，在整点时，报出最后一响。触发器的状态保持1s时间后被“秒”个位qa作用回到零，整个电路结束报时。报时所需的500hz和1khz信号可以从分频电路中取出，频率分别为512hz和1024hz。 图3-1-15整点报时电路整机电路由同学根据以上原理自行设计，和预设计报告及元件清单一起交老师审阅后才能领料安装调试。方案二：21时钟源电路用555定时器组成的多谐振荡器的原理图如图所示。r1、r2、c是外接元件。当uc因电源接通对c充电而上升到时，比较器a1输出为低电平，使r-s触发器输出置0，t导通，电容c通过t放电；当uc因电容放电而减小到略低于时，比较

17、器a2输出为低电平，使r-s触发器输出置1，t截止，电容c继续充电直到uc略高于时，触发器又翻转到0，从而完成一个周期振荡。其振荡周期可用下式计算： t=0.7（r1+2r2）c表1 集成定时器功能表rthtrqn+1t功能0o导通直接复位l 2/3vdd1/3vdd0导通置ol2/3vdd1/3vddl截止置111/3vddqn不变保持 22计数电路 可选用ttl系列计数器或cmos系计数器，可选单计数器或双计数器，可选用清零法或置数法来实现两个60进制计数电路、一个24(或12)进制计数电路。本设计推荐采用cd4518双十进制计数器实现所需。221 cd4518基本功能 cd451 8计数

18、器为d型触发器，具有内部可交换cp和en线，州丁在对钟上升沿域卜-降沿加计数。其引出端排列和功能表分别见图5和表2所示。图 cd451 8引出端排列 表2 cd4518功能表其中，cr线为高电平时,计数器清零。显然，在单个单元运算中，en输入保持高电平，在cp上升沿进位。222 cd4518的级联 cd4518虽无专刚的进位信号，但在脉动模式可将q3连接至下一计数器的en输入端实现级联，同时后者的cp输入保持低电平。 cd4518的波形图如图6所示图 cd4518的波形图 由图可见，由丁单个单元运算是在cp上升沿触发，如将低位的q，作为进位信号直接送至高位计数器的cp输入端，将在低位逢8时就提

19、供进位信号，如要实现“逢十进一”，需将q3经过非门送至高位计数器的cp输入端，显然烦琐、浪费。经济、简捷、正确的方案应是保持高位计数器的cp输入端为低电平，将低位的q3作为进位信号直接送至高位计数器的en输入端，方式如图7所示。 图 cd4518的级联 用q3级联有利于取得较大满值，计数到满值后随着时钟上跳q3产生下跳就可引起高位计数器计数。223计数器的实现 利用条件反馈清零的方法可分别实现60进制和24进制计数器。图 cd4518构成的60进制计数器 图 cd4518构成的24进制计数器其中的与非门建议选用cd4011。223计数器的实现 利用条件反馈清零的方法可分别实现60进制和24进制

20、计数器。图 cd4518构成的60进制计数器 图 cd4518构成的24进制计数器其中的与非门建议选用cd4011。23译码显示电路 显示器件选用发光二极管数码管，可选用共阳或共阴数码管；译码器件可选用ttl系列或cmos系列；如选用的数码管功耗低，可直接用译码器驱动；需要遵循一个原则：高电平输出译码器驱动共阴数码管，低电平输出译码器驱动共阳数码管。本设计推荐采用cd45l1(高电平输出)驱动lg501l(共阴数码管)实现译码显示。cd451l引脚排列见图10，功能见表3；lg5011图形符号和内部电路见图11。2.4校时电路包括校准小时电路和校准分钟电路（也可包括校准秒电路，但校准信号频率必

21、须大于1hz），可手动较时或脉冲校时，可用普通机械开关或由机械开关与门电路构成无抖动开关来实现校时。本设计推荐采用cd4011与带锁小开关实现。校时电路见图13，cd4011引脚排列见图14。图 校时电路当数字钟刚接通电源或走时出现误差时，需要对其进行时间的校准，实用校时电路很多，由门电路和开关等组成。该校准电路可以用来实现校时、校分、校秒，正常工作时开关拨向右边，门5输出高电平，门4输出低电平，正常输入信号通过门3和门1输出，加到个位计数器的cp脉冲端。作为校“时”电路时正常输入信号时“分”进位信号，校准信号可以用秒脉冲信号，需要校准时将开关拨向左边，校准信号（秒脉冲）就可以通过门2和门1送

22、到时个位计数器的计数输入端。“分”校准和“秒”校准的道理与“时”校准是相同的，只是输入信号不同。“分”校准电路的正常输入是“秒”进位信号，校准输入也是秒脉冲，“秒”校准电路的正常输入是秒脉冲，而校准输入可以是2hz的脉冲信号。从送入的信号看，校准时的信号的频率高于正常信号频率，计数速度加快。当调到需要的数字后，拨动开关，计数器能继续正常工作。25报时电路 可采用5声低音、一声高音的整点报时，或采用音乐整点报时。本设计推荐采用音乐整点报时电路。图 音乐整点报时电路3功能部件之间的连接31时钟源与计数器及校时电路之间的连接 时钟源提供的信号送至秒个位计数器的cp输入端；时钟源提供的信号同时送至校分电路和校时电路的校准输入端a32计数器与计数器之间的连接 将秒计数器的清零信号送至校分电路的正常输入端作为向分计数器的进位信号；分计数器的清零信号送至校时电路的正常输入端