一种用于锁相环的压控振荡器的设计

1、华中科技人学 硕士学位论文-种用于锁相环的压控振荡器的设计姓名：沈乐丰申请学位级别：硕士专业：微电子与固体电子学指导教师：刘三清20050429随着现代通讯技术的发展，电子设备对斥控振荡器的要求越來越高，传统的斥控 振荡器功耗启八稳定性差、频率范围窄并且难以集成。本论文采用CMOS工艺，设计 了一个高稳定性、宽频带范11；1的单片集成的斥控振荡器，它能很好的应用于锁相环电 路中，满足通讯设备的使用需要。木振荡器采用恒流充放电多谐振荡的电路结构，整个电路由带隙基准源模块、电 流源模块、控制电压输入模块和流控振荡器模块四个部分组成。其中带隙皋准源模块 利用带隙技术设计产生了一个接近零温漂高稳定的基

2、准电压，流控振荡器模块通过对 传统的射极耦合振荡结构进行改进而得到，电路采用全对称的电路形式，大大减少了 各种噪声对电路性能的影响。通过亜点对这两个模块的优化设计，我们使得输出的振 荡频率不再何接依赖丁某一个器件的参数，而是让器件单个参数的影响作用能相互抵 消，最后的频率只体现了器件的比值关系，这就从根本防止了因为器件参数的温度系 数引起输出频率的漂移，从而使得压控振荡器具有相当好的温度稳定性。本芯片某丁 1. 2um CMOS 2P2M C12DDR工艺进行设计，在该振荡器的设计过程中, 我们利用Cadence公司的仿真匸具Analog Art ist对电路进行了分析仿真,而对仿真 的结果分

3、析表明，本文论述的压控振荡器能够达到设计的耍求。关键词：振荡器 带隙基准 温漂 电源抑制比 噪声ABSTRACTAMtli the development of modem coinjinnucation teclmology, moie and more icquiies in electroiuc equipjnent aie biouglit to voltage contioiled oscillatoi. In classic vco , it lias lugh consume, pool frequency stability; iianow frequency range an

4、d it is liard to integrate Tins article is conceiiung a jnoiulitluc mtegiated vco ciicuit wluch lias lugli fiequency stability and wide fiequency Lange.1( can be applied in lock loop circuit and meets needs of cojiunuiucatioii equipment Tlus oscillatoi is a constant-cunent lelaxation oscillated comp

5、onent. The ciicuit is composed of four parts: band gap module, cunent source module, coutiol-x oltage-input module and cunent contiol oscillatoi module A zero temperatiiie coefficient voltage lefereiice is achieved in band gap jnodule The cunent controlled oscillator is an unproved stmctine based on

6、 enutter coupled lelaxation voltage controlled oscillatoi. The ciicuit is synuiietnc configuration, and tlus helps to decrease noise effect. With particular empliasis on tlus two module optimized, the output fiequency of oscillator is not depended on device paiauietei. Tlus helps to nniuimze the eff

7、ect of tempeiatiiie dnft in fiequeucv. Independeuce output fiequency make the vco steady.This design is based on 1.2uni CMOS C12DDR process. By using the EDA tools Analog Anist of Cadence Design Systejns Inc., the vco circuit was analyzed and simulated. The simulatiou results show tliat the vco dese

8、nbed m the thesis cau aclueve the Jiiain lequiied characteristics Keywords: Oscillatoi, Bandgap, Tempeintuie dnft, PSRR, Noise独创性声明本人声明所呈交的学位论文是我个人在导师的指导卜进行的研究工 作及取得的研究成果。近我所知，除文屮已标明引用的内容外，本论文不 包含任何其他人或集体已经发农或撰写过的研究成果。对本文的研究做出 贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明 的法律结果由本人承担。学位论文作者签名：沈乐丰H 期：2005 年 5 月 11

9、 H学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，BP： 学校有权保留并向国家有关部门或机构送交论文的复印件和电了版，允许 论文被查阅和借阅。本人授权华中科技人学可以将本学位论文的全部或部 分内容编入有关数据库进行检索，可以采用影印、缩印或打描等复制手段 保存和汇编本学位论文。保密口，在年解密后适用本授权数。本论文属于不彳呆罅彳r7i（请在以上方框内打“1”）学位论文作者签名：沈乐丰指导教师签名：刘三清F1期：2005年5月11 fl日期：2004年5月11 H振荡器一般作为信号源在电子系统屮应用，应用时常常要求振荡器产生的信号频 率是可调的，即输岀的振荡频率是

10、输入的控制信弓的线性函数，其中输入控制信号常 常为电床信号，我们把这一重要类型的振荡器称为压控振荡器（VCO）。床控振荡器 （VCO）作为信号产生源的关键部件应用十分广泛，在程控交换机、移动终端、卫星 通信、导弹制导系统、数字无线通信、光学多工器、光发射机和其他电子系统中，压 控振荡器都占有重要地位l2o随着通讯工业的迅速发展特别是无线通讯技术的兴起，电子系统延续了小型化， 高件能，低成本的发展趋势，这些发展需求推动了斥控振荡器设计要不断突破今天在 各方而所受限制，设计出新的爪控振荡器來。各i殳计单位对爪控掠荡器的设计和研究 一旬以來都很活跃，在性能上，设计出高振荡频率，宽频率范围，低温度漂移

11、，低相 位噪声的振荡器一直是设计者的目标。电路形式上，为了满足小型化的要求，单片集 成的压控振荡器成为主流，任很多移动设备中，压控振荡器已经和系统的其他部分集 成在一起了。匸艺选择上，从七十年代以來，由于对MOS管基本理论和制造匸艺的深 入研究，加上电路设计技术和匸艺技术的不断进步，MOS集成电路得到了迅速的发展。 其中CMOS工艺因为它的高集成度、低功耗、低成木等特点已成为集成电路的主流工 艺，据统计2003年，CMOS集成电路占据85%以上的份额。因此本文将基/CMOS I： 艺的单片集成尚性能压控振荡器作为研究对彖，具有一定的先进性和实用性。1.1课题的来源本课题所设计的压控振荡器是为某

12、通讯公司需要而进行的全定制设计，它将瞽代 相应的进口芯片，任其设备中大规模使用，因此需求最很大，应用很广阔。任使用时, 此芯片是在锁相环电路中，做为锁相冋路的一个重要组成单元而出现。锁相环路是一 个实现两个电性号相位同步的Il动控制系统，当锁相环的输入信号和环路的输出信号 之间存在相位差时，在锁相环控制机构的控制作用下，可以使振荡器输出信号和输入信号之间的相位差减至最小。最简单的锁相环方框图如下所示。图1-1锁相环系统方框图锁相环有三个基本部件：压控振荡器(VCO),鉴相器(PD)和环路滤波器。鉴相 器是相位比较装置，有时也叫做相位比较器或相敏检波器。它把输出信号出和参考 信号U的相位进行比较

13、，产生对应丁两信号相位差叭的误差电压。环路滤波器 的作用是滤除误差电Hwd中的高频成分和噪声，以保证环路所要求的性能，增加系 统的稳定性。丿E控振荡器受控制电Hwc(t)的控制，使压控振荡器的频率向参考信号的 频率接近，也就是使差拍频率越來越低，氏至消除频率差而锁定31(4 0锁相技术的最大作用是稳频和同步，交换机作为比较大的通信系统，有多处耍用 锁相环进行数据时钟的稳频和同步。交换机在与外部进行通讯时，由丁干扰和噪声， 发出或接收到的数据的周期经常会随机地发生变化，一般称这种周期的变化为抖动, 这种时钟的抖动是数字系统所不希卑的，因为它可能会造成电路的误动作，从而导致 系统功能失效。为了减小

14、由丁信号间的干扰和电源噪声引起的时钟抖动，可以用锁相 环來进行数据再生。在内部数据传输时由丁要報动负载和互联线的电容，需要在时钟 线上插入驱动级。然而驱动级会产生一定的延时，引起内外时钟的不一致.如果把这个 延时当作一个相位转换，电路中加上锁相环，可以消除这个延时。作为锁相环中的压控振荡器，设计要考虑与系统整体相配合的性能参数：中心频 率、频率变化范围、频率的稳定度、相位噪声、压控的线性度等等。为了满足通讯所 提的技术要求，木课题将用CMOS电路构建一个高性能多谐床控振荡器，在这个电路 中，振荡器可以在很宽的频率范围内线性的工作,较低的相位噪声,较低的电源抑制 比和较好的温度稳定性。1.2压控

15、振荡器的发展状况斥控振荡器的发展和其他电子产品的发展一样经历了电子管、晶体管、单片集成 之路。上世纪初，Annstiong首先发明了电子管振荡器，经Hartley改进电路设计制造 出了以他H己名字命名拓扑结构的振荡器电路，并用电子管实现了第一个斥控振荡 器。在他制造的振荡电路中，他将电子管作为放大器使用，并用电感反馈产生了一个 再生振荡。振荡器的频率是由线圈电感和电路电容决定的，振荡频率调节是通过改变 振荡电路屮电感器或电容器的参数值來进行的。Hanley振荡器电路很快在发射机屮普 及起来并在第一次世界大战中得到大范围应用。同时代有很多其他科学家也对电子管 振荡电路开展了大就的研究，今天仍在沿

16、用的Hartley, Colpitts. Clapp, Armstrong, Pieice等经典振荡电路结构，就是当时的研究成果习。到了四十年代木，第一个双极熨晶体管在贝尔实验室诞生，晶体管很快取代电子 管成为振荡电路的有源器件，这极人地改变了振荡器的实现技术和已经建匸的振荡器 拓扑结构。在这期间变容二极管的应用对VCO的发展具有重耍意义。变容二极管本质 上是个反偏的PN结，它的结电容可以随外加电斥的改变而变化。用变容二极管作斥控 器件，改变其控制电压就可实现VCO振荡频率的调节。这样，晶体管、变容二极管和 其他无源元件就构成了分立式的晶体管VCO。这种晶体管VCO不再需耍对电路中的电 感或电

17、容进行机械的调节，代Z的是振荡频率的电子调谐。而电子调谐可以实现对频 率源信号粘确的电子控制，在锁相环(PLL)电路发展过程中起到的作用也是不可估鼠 的。与电子管VCO相比较，晶体管VCO具有电子调谐、体积小、成本低、功耗小、 质暈好、调频范闌设置简便等优点。晶体管VCO的发展也是电视技术能在当时迅速推 广的重耍原因。1960年至1980年，晶体管VCO被电子系统设计所广泛采用。进入八十年代，移动通讯系统开始出现并得到迅猛的发展，这极大的扩大fVCO 的需求暈，并且也对它的各方而的性能提出了新的耍求。耍求之一是小型化，移动通 讯产品的体积有限，集成度要求高，分离元件VCO显然不能满足需要。这样

18、首先产生 rvco模块组件，即一个建立在一块衬底上并安装在金属外壳内的分立元件振荡器的 微缩版本。模块是独立的，只需耍外接地、电源、调谐电压和输出负载。随着元件的 小型化，和封装技术的发展，VCO模组的的尺寸得到极大的减小，市场上的模组的尺 寸已达到41J111JX 5nmiX2ninio与模组VCO发展的同时,单片集成的VCO也开发了出 來，得以发展。单片ICVCO技术是将所有的LCVCO电路元件，包括晶体管、电容、 电阻、电感和变容二极管，都集成到一块芯片上的一种VCO实现技术。与VCO模块相 同，这些器件经过配置组成一个完整的VCO,外部只需要连接电源、地、输出、调谐 输入和数字控制线。

19、与模组VCO比较，单片集成的VCO体积更小，成本更低。并且在 艺兼容的条件下，集成的VCO模块可以做进它所应用的系统芯片中，从而成为系统 整体的一部分，血接提高系统的性能。1.3课题的研究思路和主要内容如前节所述，斥控振荡器应用广泛，国外的学者和公司对它进行了大最的理论研 究和设计实践，各种高性能的VCO振荡器不断推句市场，应用丁电子产品中。但在国 内，虽然我们是电子产品消费大国，振荡器需求的帚很大，可是由丁棊础比较差，IC 设计水平相对落后，具有I主知识产权的压控振荡器不仅数量少，而且性能也不理想, 拓性能的压控振荡器产品大多依赖进口。因此立足丁实际工程实践需要设计高性能的 斥控振荡器不仅有

20、很好的实用杵和经济效益，而且有助提高我们的设计水平，促进中 国集成电路产业的发展。木课题根据实际的匸程需耍采用CMOS技术进行床控振荡器电路的设计研究。电 路采用全定制的方法进行设计，设计从芯片的整体结构划分开始，根据性能的要求选 収各单元采用的具体结构，最终确定MOS管组成的具体电路，并且根据电路设计出制 造IC芯片所需耍的版图。设计中对各部分电路进行了仿真，并且对如何提高斥控振荡 器的性能进行了讨论。本文的后续章节的安排如下：第二章压控振荡器的基木匸作原理，比较调谐振荡器和多谐振荡器的各H特点， 分析床控振荡器性能参数的要求。第三章详细介绍芯片的电路设计。讨论输入电路、基准电路、主振荡电路

21、等各个 模块的设计思想方法和过程，通过分析比较不同的电路形式得出优化的电路结构。分 析设计屮对各模块进行了仿真，给出了仿真结果。笫四章 介绍按照Belling 1.2umCMOS工艺进行电路的版图设计，讨论了版图的设 计方法和设计流程。第五章结论52压控振荡器的原理圧控振荡器为频率可调的振荡器，它的设计是慕振荡器振荡电路的实现为某础 的。振荡器产生连续、重复的周期性信号输出，和其它的电路输出是输入信号的放大 或梢形不同，振荡器电路在持续不断的输出时并不存在着输入。电斥控制振荡器是输 出信号的频率随输入控制电压变化的振荡器。控制振荡频率的变化人致可以通过以下 的儿种方法來实现：（1）改变振荡器的

22、电阻、电感、电容等无源元件参数。（2）改变 振荡器的有源器件参数。（3）改变振荡器定时元件的充放电电用值或电流值等o 振荡器的组成形式有非常多样的变化，但从总体上來说，我们把振荡器暂且可以 分成两大类：（1）调谐振荡器，产生接近正弦波的输出。它通常由某种反馈形式的频 率选择电路或者调谐电路实现，它可以进一步分为RC电路，开关电容电路，LC电 路和晶体振荡电路等形式。（2）多谐振荡器，产生方波或者三角波的输出。电路在两 个暂稳态间來冋的振荡，是一种非线杵的振荡器，主要实现的电路形式有张驰振荡器 和环行振荡器。无论那种振荡器，都可构成压控振荡器。设计压控振荡器酋先耍从分 析振荡器的振荡原理开始，本

23、章将对这两种振荡器的匸作原理进行分析，并在它们的 基础上分别构建床控振荡器，比较它们的性能差异。2.1调谐压控振荡器调谐振荡器系统一般由两部分基木电路组成：一个放大器提供必要的信号增益：个反馈网络使得部分的放大器输出返回到输入。图2-1给出反馈振荡系统的简图。A Vo图2-1反馈振荡系统简图按照反馈环的信号流程我们可以得出(2.1)yf = VF( = VnA(F(2.2)因此反馈环的总的闭环增益为V= A(jw)F(jw)(2.3)电路要起振，在幅度上，闭环增益必须是单位1或者更大，这样电路町以保持振 荡并且与输入信号的电压Vs的大小无关。即| = |A(|F(| 1(2.4)在相位上环路还

24、必须满足(2.5)in在满足以上幅度条件和相位条件后，振荡器才能振荡，我们把它们叫做巴克豪森 准则。例如，在21图中如果A(jw)是一个反向的放大器，它将产生一个180的相移, 如果反馈F(jw)能够提供附加的相移使得某频率卜的输岀总相位转换为0或者360, 并旦此时的幅度增益也是大丁1的那么就会发牛振荡但我们必须认识到.幅度和 相位条件只是必须而不是充分条件，在存在温度和工艺变化的情况下为了确保振荡， 我们选择环路增益至少两倍或者三倍所要求的值刃。调谐振荡器中最常用的是LC振荡器，下而以应用非常广泛CMOS交叉耦介LC 振荡器为例进行分析。振荡器的环路及其等效电路如下所示。图2 3单级等效电

25、路图2-2交义耦介LC振荡器可以看到胳个环路由两个调谐增益级首尾级联而成，每个增益级是共源级单级放大，其中LC旅荡冋路构成负载。LC振荡冋路在谐振时可以进行等效转换如图2-3 所示。其中Cp=c,这样在频率11= 1/VW，振荡回路简化成了一个简单的电阻 Rp,也就是振荡回路的电压和电流的和位差降为零。考虑振荡的条件，对丁共源放人 器，栅级输入和漏级输出为反向的，即相移为180,两级级联则总相移为360。，满足 振荡的相位条件。共源放大器的增益为g尼（乩为跨导），因此环路的总增益为 （&”心尸。如果（&凡）2 1，那么频率等于谐振频率的噪声就会被M1和M2连续的放 大，使振荡渐渐变大，最后得到

26、稳定的近用弦的输出。对丁以上LC结构的LC振荡器，振荡频率等于九sc = 1/（2兀/丽），可以看出它 为电感和电容的两数，改变电容或者电感的值就可以实现振荡频率的调节。对丁单片 集成的振荡器來说，改变电感值非常困难，我们只能改变储能电容大小來调节振荡器。 电容値与电床有关的电容器被称为“变容二极管”。下面是用变容二极管替换普通电 容构成的压控交义耦合LC振荡器。【VDD 1LID2图2-4斥控LC交义耦合据荡器8#对丁变容二极管DI、D2, Cj为它们所呈现的电容，它的值为(2.6)其中Vr为反偏控制电压，Co为Vr为零电压时的基本电容值，Vd为反偏pn结的内建 电势，对于硅变容二极管岭严O

27、.5O.7V,对砂化稼变容二极管严1.1 1.2。n为变 容指数，与PN结阻挡层形状有关，缓变结n - 0.3 ,突变结心0.5,超突变结no分析这种LC振荡器的调谐范围，从表达式可以看到它的调节范围是非常有限的。 因为在低电源电斥下Vr的范由非常有限，所以Cj的变化范由小，因而九比变化范用 也就小。例如对TVd=0.7V, n=0.35的变容二极管，如果Vr可以从零变化到2V；那 么 Vr=O,有 Cj=C0 和疔）,对于 Vr=2V,有 Cj=O.62Co 和fsg = 1/（2兀J厶*062C。）= 1力心“n，所以调节范毎I近似等于0.27%,13,o再分析它频率调节的线性度，我们把斥

28、控增益定义为： 性发生退化。在实际应用时，为了防止稳定性的退化，可以在输入控制电压上添加补 偿线性的网络，从而做到控制电斥和变换频率的一致性，从而实现频斥线性。0CO(2.7)即频率随控制电床变化的灵敏度。床控增益是衡晴频用特性线性度的参数，理想的床控振荡器其输出频率是其输入电压的线性函数，即K（）为一个常数。对丁以上的LC振荡器，我们有_ BCj= dCjdV；代入co=i/应Z和，我们有（1+细5(2.8)(2.9)nV2厶(1+产)%*3(2.10)可以发现，由于斥控增益Ko是随Vr和（1的变化而变化的，不是一个常数，所以频爪特性是非线性的。LC振荡器在应用丁锁相环时，这种非线性会使锁相

29、环的稳定总体上來说，以LC振荡器为代表的调谐压控振荡器在无线通讯等岛频场A应用广 泛，比起多谐振荡器來，它有下述的优点(1) 较高的频率稳定度。LC元件Q值高、老化效应小和温度系数鮫小，具有较高的 K期和短期的频率稳定度。(2) 较高的振荡频率。LC的谐振频率町以做的非常高，同时调谐振荡器的频率受器 件开关延时的影响较小，采用同样本征频率的晶体管，调谐振荡器的频率要比 多谐振荡的频率高的多。(3) 较纯的频谱特性。在调谐振荡器屮，由J：外接反馈网络的选频特性，输岀频谱 中的相位噪声和抖动噪声耍小些。在另一方面，调谐LC振荡器也有下述一些的缺点：(1) 制造工艺比较复杂。制造时，无源器件的电感是

30、很难集成在芯片上的，常常需 耍外接，体积较大。虽然现在利用CMOS工艺下可以用金屈螺旋结构实现单片 电感。但这种电感的最大缺陷是与衬底的期合效应大，品质因数小，要得到高 品质的电感需耍改进工艺。(2) 调节范用小。在进行调频时，由于器件的参数受限，中心频率设计确定后，不 能再对电感、电容等参数人幅度的调节，可能得到的相对频偏范围饺小。(3) 调节线性度较差。在调节频率时，控制电压和频偏之间的关系是非线性关系， 这常常会影响胳个应用系统的稳定性o2.2多谐压控振荡器多谐振荡器也称为张驰振荡器，和由LC谐振频率决定振荡频率的LC振荡器不同, 多谐振荡器在两个暂稳态之间不停转换，并且电路对储能元件不

31、停的冲放电，这种转 换和充放电是周期性的，周期的长短就决定多谐振荡器频率的大小。多谐振荡器的一 般T作过程为：电路作时没有稳态，只有两个暂稳态。暂稳态之间跳变的电平称为 门限电平。启动后，电路处在某暂稳定状态，电路就会给储能元件电容充电，当电 11容上的电位达到门限电平值时，电路发生跳变，转换到另一个暂稳定状态。然后电容 反方向充电，当电位达到另一个门限电平时，电路再次发生跳变，电路返冋原來的暂 稳态，如此循环不已，形成振荡。多谐振荡器在储能元件上的输出波形通常是线性或 者指数规律变化的锯齿波，在开关元件两端则输出矩形方波。多谐振荡器的电路实现形式有许多种，按照充电的方式不同，我们可以简单的把

32、 它们分成两大类，RC张驰振荡器和恒流充放电振荡器。RC张驰振荡器是通过电阻对 定时电容进行充放电；恒流充放电振荡器是用一个恒流源对定时电容进行充放电。在 恒流充放电振荡器中，因为可以比较简单的实现对电流的犬小控制，达到调节振荡频 率的R的，所以设计压控振荡器时，我们常常选用恒流充放电振荡器的电路结构形式。恒流充放电振荡器的基本电路结构如卜图2 5所示。电路由三个功能环节构成： 储能元件电容C,具有迟滞环节的电平比较器；恒流电源，在这里它是双向的， 同时为充电和放电的通路，决定这充电和放电的电流的大小。图2-5恒流充放电振荡器基木结构在实际的电路设计时，恒流电源常常设计成两路，充电电源和放电电

33、源，它们受 比较器的输出控制，在一个导通时，另一个截止，如此轮换。当充电电源导通时，放 电电源电路关断，电流源I对电容C充电，一直充到C上的电压到达比较器的上门限 电斥为止。然后比较器改变状态，关断充电电路，电容进入放电作状态，通过放电 电路放电。放电过程fi持续到电容C上的电压到达比较器的下门限电压，此时比较 器再一次改变状态，使充电电路导通。在榕个周期中，充电时间和放电时间是相等的, 我们把上门限电斥和卜门限电斥之间的电位差记为迟滞电压U，振荡器的振荡频率为12(2.11)T 2U,C恒流充放电振荡器中的电平比较器有非常多的电路形式，不仅町以使用施密特比 较器或者SR锁存器來驱动电容，还可

34、以使用差分全对称的电路结构，使得输出的信 号具有更高的稳定性。射极耦介多谐振荡器就是这样一种应用非常广泛的单片集成恒 流充放电振荡电路。卜，面讨论如何用它來实现斥控振荡器的14150射极耦介振荡器主耍部分是由电容两端连接在两个交叉耦介的晶体管的发射极 构成。图2-6为这种振荡器构成的斥控振荡器的电路结构。这个电路中由Q1和Q2 构成的放犬级，通过射极输出缓冲级Q3和Q4交义耦A形成深度止反馈。放人管的 负载由电阻R1(R2)与钳位二极管D1(D2)构成。二极管的作用是将电阻两端电压摆幅 钳至等J：PN结的匸向斥降。Q1和Q2的发射极由匹配的斥控恒流源所偏置，并通过 定时电容C1相耦合。流过定时

35、电容电流的由这个压控电流源所决定，即Q7和Q8的 集电极电流。控制电床加丁Q7和Q8的基极，从而实现对恒流源电流大小的控制， 达到控制振荡输出频率的日的。电路的工作原理可简述如下：当接通电源时，电路两半部分的器件由丁微小的不 匹配，必有一半导电较强，另一半导电较弱。因为电路屮存在很深的丘反馈，这种不 对称金演愈烈，最终导致Q1和Q2两个管子有一个导通，另一个截止。现假定Q1截 止而Q2导通，Q7和Q8的集电极电流大小相等都为I,那么流过Q2的电流为21,其 中一半经过电容C1正向流向Q7、R5支路，另一半流向Q8的集电极。电流I和电阻 R(=R1=R2)按下式表述的关系选择2/ * /? VD

36、(2.12)式中Vd为二极管的正向压降，等丁三极管发射结的正向压降VBEo这一条件保证二 极管D2将Q2集电极的电压摆幅钳至Vcc-Vdc在这一条件下，从图中可以看到， Q4的基极比&低一个二极管的正向床降，而其发射极，即Q1的皋极，比低两 个的二极管的正向压降。略Z Q3的基极电流，则Q3的基极电圧等丁 Vcc，它的发射 极比&低一个二极管正向斥降，而Q2的发射极比Vcc低两个二极管疋向斥降。图2-6射极耦介斥控振荡器由J* Q1截止，C1的充电电流I來H Q2的发射极。这一电流使得Q1发射极的 节点电压VA以斜率I/C1下降，当其到达Q1发射极的电压比Vcc低三个二极管的正 向斥降时，因为

37、前己说明，Q1棊极处于比Vcc低两个二极管正向床降，故Q1将转入 导通。Q1导通将使Q3妹极电丿E下降，接看Q2基极电斥下降，从而使Q2电流减小。 电路中心在深度正反馈，最终使Q2截止。当Q2截止后，二极管D2上的压降消失， 这就使得Q1的皋极上升一个二极管的正向斥降。结果，电路改变状态，Q2的发射结 加上一个其值等丁Vd的反向电压，电容C1以反向的恒定电流值I放电。血到Q2的 发射极电斥下降两个Vd以前，电路保持这种状态。Q2的射极电用下降J两个Vd时, 13将使Q导通，电路乂回到它原先的状态。如此循环不已，产生振荡。图2-7为振荡器【.作时在两个暂稳态之间转奂的波形图，V.和V.、分别为Q

38、1和 Q2的发射极的电压。由图中可以看到，导通管的发射极电位被钳位到比电源电压Vcc 低两个二极管的正向用降，而截至管的发射极电床则以I/C1的斜率往负方向变化，每 半个周期的电压摆幅等于2Vd。VbVcc-VdVcc2VdQ2导通n n n nW Vcc-VdVcc-2VdQl导通n n n r r tVcc-VdV* Vcc-2VdVcc-3VdL5L5图27射极耦介压控振荡器的电压波形分析振荡器的振荡周期，可以看到摞荡的每半个周期等J：电容C1上所加电用变化2Vd所需的时间A/ =CbAV/I_2C%/I(2.13)L5L5个完整的振荡周期等丁2A/,因此总的振荡频率可以表示为(2.14

39、)可见，振荡频率正比丁充电电流II,反比丁定时电容的容暈和电容两端的电压摆 幅。A这电充电电流n = f（ym）为输入电斥的控制西数，调节输入电用可达到控制振 荡频率的冃的。从整体上看，以射极耦合为代表的多谐压控振荡器有如下以下的优点：（1）振荡器不需耍电感，制造匸艺比较简单，可以比较容易在单块芯片集成。（2）电路结构对称，能产生对称的输出波形（方波或者三角波），在电路两半部分 匹配很好的情况下，可以使得输出波形的偶次谐波成分很小。（3）振荡器有很大的频率调节范閑，控制电斥和输出频率可以有很好的线牲关系， 而且这种线性关系可以很简单的实现，只需耍一个有源器件三极管或者MOS 管即可。但相对J-

40、 LC 控拣荡器，这种斥控振荡有较差的频率稳定性，振荡器的振荡频 率受器件参数、温度以及电源电压变化等因素的影响较大。任上而的射极耦介振荡器 中，振荡频率反比于二极管的iE向导通电用降Vd，而Vd随温度的变化约为一2mV/ C,这就造成振荡频率具有很人的正温度系数彳竺=-叫 十3300刃m/C o（2.15）fose dT VD dT这对大多数的应用是太大了。我们在下面丈际设计的用控振荡器是以上面射极耦合振 荡器为原型，在电路结构做了较大的改进，解决了温度漂移问题，极大的提高了频率 的稳定性。2.3压控振荡器性能特性及主要参数了解压控振荡器的性能特性对役计圧控振荡器十分重耍，所耍设计的压控振荡

41、器 将用在锁相环电路中，对丁锁相环电路中的斥控振荡器，一般应从以下儿个方面的性 能参数要求来考量啤（1）中心频率；（2）调谐范|韦1：（3）压控的线性度；L5（4）压控增益：（5）输出振幅；（6）功耗：（7）输出信号的噪声；（8）输出信号电源和温度的稳定性。图2-8压控振荡器理想压频曲线圧控振荡器屈于很典型的模拟集成 电路，和数字电路棊木只需要在速度和功 耗之间折衷不同，模拟设计涉及在速度、 功耗、增益、电源电圧等多种因素 间进行折衷。因此设计尿控振荡器时并不 耍求各项性能参数都最优，也不心在这样 的电路使得所有参数都最优，只要使得它 的各项性能满足它所应用的系统的整体耍求就可以了。理想压控振

42、荡器的压频特性如图2-8所示,可以看到其输出频率为输入电压的线性函数% = 6 十 VCOcont。（21 6）卜面对应于压频曲线解析压控振荡的各项主要性能参数。（1）中心频率 中心频率是指频率调节范围的中心值，在这里为（+q）/2。我们-般根据振荡器所应用的位置來设计它的中心频率，例如，在一个微处理器的时 钟产生电路中，可能要求VCO作在系统时钟频率下或者共至两倍。技术进步和新 的需求使得英尚频的压控振荡器不断出现，如今的CMOS压控振荡器可以岛达10GHZ 的中心频率。（2）调谐范|韦|调谐范闌是指振荡频率的调节变化范閘，在这里即为一 设计振荡器它所耍求的调节范围是由两个参数支配的，B|J

43、： VCO的中心频率随工艺 和温度的变化悄况，应用耍求的频率范宙I。在一些极端的工艺和温度变化下CMOS 振荡器的中心频率可能变化两倍，因而要求有足够宽的调节范朗以保证VCO的输出频率可以达到所要求的值。而且，有些应用中，根据工作模式的要求，包括有一至两 个数最级变化的时钟频率，这就要求有相应宽的调节范I韦I。我们-般用相对调谐范围來描述调谐范困，相对调谐范围定义为丝沁L（2.17）。 式屮3 L 制电床故低时的般低频率:3 H控制电压最高时的最岛濒率：3 01卩心频率；A 3绝对调谐范 15, =（dh - a）L o（3）压控増益压控增益定义为Kvco = dco/dvconl，它反应了振

44、荡频率对控制电 丿玉的敏感度，理想的压控增益为常数。设计中，对于给定的噪声幅度，因为= to0 + KvcoVetml,所以输出频率屮的噪声正比丁你控增益。因而耍使；。皿中的噪 声效应减少到瑕小，VCO的增益必须瑕小，这与所盂的调节范用是K接矛屑的。事 实上，如果允许丽范围从V】到V2 （例如，从0到Vdd）并且调节的范围必须至少 跨越5到32,那么Kvco必须满足下面的耍求：(2.18)对丁给定的调节范1和Kvco随电源电压的下降而上升，这使得振荡器对控制线上的噪 声更敏感。（4）压控线性度 对丁理想的压控振荡器，压控增益Kco为常数，即振荡器输 出频率和控制电床之间是线件的关系。在实际情况

45、下VCO的调节特杵表现出为非线 性的，也就是，其增益Kg。不是常数。我们用非线性因子來度量这种非线性尸字。（2.19）其中Kl为最低频率3L时的斥控增益，Kh为绘高频率3H时的斥控增益。理想斥 控振荡器的非线性因子U等丁 1, 11偏离1越大，我们说它的非线性就越差。这种非 线性会便得锁相环的稳定性退化，因此，我们希迥在幣个调节范I罚内使Kco的变化 最小。实际的振荡器特性通常在频率范用的中部为高增益区，而在两端为低增益区。与 理想的频率特性相比，实际的最大增益耍比预计的大，这就意味着，对丁给泄的调节 范围，非线性不可避免地在一些区域导致更高的灵敏度。(5) 输出振幅 对r振荡器的频率输出，需

46、要它的波形有一定的幅度，能达到 大的输出振幅是再好不过的，这样使输出波形对噪声不敏感。振幅的增加可以通过牺 牲功耗、电源电床其至是调节的范用來得到，反之也是。同时，我们要求输出增幅 整个频率范阳内是恒定的，如果输出振幅在整个频率范囤内变化，这种情况是不希卑 得到的。(6) 功耗 对模拟集成电路设计來说，功耗是耍考虑的車耍方面。特别对常用 丁移动设备的VCO來说，降低功耗十分重耍。采用CMOS工艺对降低振荡器非常有 好处。设计中振荡器要受速度、功耗和噪声之间的折衷限制，斥控振荡器典熨的功率 消耗在1到1 OniWo(7) 输出信号的噪声 噪声对丁振荡器來说有正负两方面的作用：正的方面，振 荡器是

47、依靠电路内部噪声激励产生振荡的，负的方面，振荡器进入稳定状态后，噪声 成为一个干扰源，产生相位噪声。通常，只耍电路满足振荡条件，不管电路内部噪声的 大小，电路总能起振。所以，减小噪声负方面的影响成为设计振荡器、VCO乃至幣个 信号源系统的关键。由丁-噪声是遵循某种统计规律的随机过程，不可能用确定的时间函数來描述，而 且至今还没有一种较好的方法來模拟分析噪声干扰。电路中的噪声源可以分为两类: 器件噪声和干扰。电阻的热噪声、有源器件的闪烁噪声属丁前者，电源噪声与衬底噪 声加于后者。对丁器件噪声來说，f耍的是耍设计采用低噪声的元件。对丁无源元件，尽可能 用LC元件构成振荡回路來代替RC或RLC振荡回

48、路，以减少由丁电阻热噪声对振 荡器的影响。对丁有源器件，不同的匚艺，器件的噪声系数不同，其中BT (Bipolar Tiansistoi)优于 FET (Field Effect Tiansistoij ,MESFET 优丁 MOSFET o 如有选择工艺 的可能，则应采用低噪声有源器件的T艺。另外由于VCO的选频特性，对于分布较 广且相对平稳的热噪声、闪烁噪声有较好的抑制效果。在特定工艺和工作条件下，栅 面枳是绘方便的可调参数，大面积栅及薄栅氧层都有利于改善相位噪声。对丁由丁环境干扰來产生的干扰信号來说，干扰信号大多是以单端形式出现在被 干扰的点和空间中的。在集成电路中，差分放大器的输入端空

49、间上非常靠近，这样干 扰信号就以共模信号的形式作用r差分电路。而差分式放人电路对共模信号有较好的 抑制作用，所以差分式放大电路可以较好地抑制外加的干扰与噪声信号，而且差分式 放大电路可以较好地抑制由于温度变化和电源变化引起的匚作点漂移，并对周圉其他 电路产生较小的电磁干扰，故差分式放人电路成为我们的首选方案。振荡器是一种非线性电路，它依靠振荡管的非线性h动达到振幅平衡和相位平 衡。但如果这种非线性十分严重，将使振荡管的电流处脉冲状态即电流波形不连续, 而振荡电压由丁经过环路选择，接近丁连续的正弦波，因此管子的跨导将成为非连续 的时间函数跨导除了平均分最及基波分最外，还有高次谐波分量，这将助长噪

50、声增大, 这种现彖被称为噪声跨张效应。为了减少非线性的噪声跨张效应，应尽可能地减小振 荡器的非线性程度，最有效的方法是iE确选择振荡器的电路形式和匚作状态采用共集 电极或共漏极振荡器，可使它的电流波形接近r输入电床波形，非线性程度较小，因 而是减小噪声跨张效应的最简单有效的一种电路形式。（8）输出信号的稳定性 在集成用控振荡器的设计中，输出信号的频率稳定是 必须着巫予以考虑的问题Z。我们应尽呈在应用条件变化的情况下，保持中心频率 不发生漂移。引起频率漂移的两个最主耍因素是电源电床变化和温度的变化。193 VCOS芯片电路设计3.1 VCOS芯片总体描述木课题所设计的用控振荡器主耍是为某通讯公司

51、所做的全定制产品，使用在他们 的程控交换机产品中。在交换机中，此振荡器不但可以单独用作时钟信号频率源，还 可以作为锁相环（PLL）的一部分使用。根据它的应用对彖和应用环境，本压控振荡 器要满足不b0 丁其它振荡器的技术要求：（1）超宽的频率范困 交换机是系列化的产品，使用锂不同型号的交换机，同 一交换机的不同部件上对振荡器的中心频率耍求都不一样，并且差员很大。为保证通 用性，这就要求设计的电路能实现从较低频（儿白K）到较高频（儿A M）的超宽频 率范西的变化。（2）信号频率稳定交换机的使用环境常常很恶劣，温度变化较大，这就耍求 在振荡器在较宽的温度变化范I羽内能保持输出频率的一致性，以使得交换

52、机安全可靠 的工作。在前面一章我们讨论了多种的床控振荡电路，LC振荡器有较高的频率稳定性， 可是它是通过改变变容二极管的电容來调节振荡的频率，只有很小的频率调节范围， 显然不满足耍求。射极耦合压控振荡器通过对固定电容正反向反复恒流充放來实现振 荡，通过对充电电流的衣小进行控制无疑可以实现非常宽频率范用的信号输出。但是 正如前而所提到的，由丁它对器件参数（PN结电压）的依赖性，随着频率的增加表现出 一个相对较差的温度稳定性，所以在这电也很难苴接适用。为了满足应用的要求，我 们对射极耦介压控振荡器进行了优化改进，用CMOS电路巫新设计了恒流充放电振荡 器。电路的翻转阈值电床不再依赖PN结的1E向导

53、通电床，消除了最大的引起频率温 度漂移的來源。并且通过优化设计，输出的振荡频率不再K接依赖丁某一个器件的参 数，而是使单个的影响参数相互抵消，只体现了器件的比值关系，这就从根本防止了 I人1为器件参数的温度系数UI起输岀频率的漂移，从而具有相对好的温度稳定杵，依据项目的要求，所设计的器件在单个芯片上集成了两个独立的压控振荡器。每 个振荡器都有外接的电容來建立振荡。每个振荡器都有两个对电斥敏感的输入端，一 个为频率范困电压输入，一个为频率控制电压输入，这两个控制端被用來改变输出频 率的大小。这一斥控振荡芯片由5V单电源供电。为了防止振荡器内部核心振荡电路受周边 环境的影响，我们把内部电路和周边电

54、路的电源进行了分开处理，这样任系统上做到 了有效的隔离。其中一路的电源和地的管脚（VDD和GND）为使能端、同步门、输 出缓冲电路提供电源，另外 路分离的迫源和地管脚（DVDD和DGND）为振荡器和 相连接的频率控制电路供电。为了和应用系统的其它部分有很好的兼容，芯片的输入使能控制和振荡器经缓冲 后的输出都耍求为标准的TTL逻苗电平（0V为逻辑0,5V为逻辑1）。振荡器的输出 应该为周期的方波，它的占空比固定为50%o根据应用对所设计的芯片的具体要求，这一压控振荡芯片采用16脚DIP（Dual inline package双列血插封装）形式対装。芯片管脚的顶层的示意图如图31所示。VDD DV

55、DD RNG2 CX2 CX2 EN2 0UT2 GND16151413121110AMI- VC0S268FC2 FC1 RNG1CXI CXI EN1 0UT1 DGND图3-1 VCOS芯片管脚顶视图管脚的具体描述和定义见下表：表31芯片引脚定义及描述管脚号管脚名输入/输出(I/O)功能描述1FC2输入振荡器2的频率控制电压2FC1输入振荡器1的频率控制电床3RNG1输入振荡器1的范用控制4CX1振荡器1的外接电容的一端5CX1振荡器1的外接电容的一端6EN1输入振荡器1的使能端7OUT1输出振荡器1的输出8DGND内部主电路的电源地9GND外围电路电源地10OUT2输出振荡器2的输出1

56、1EN2输入振荡器2的使能端12CX2振荡器2的外接电容的一端13CX2振荡器2的外接电容的一端14RNG2输入振荡器2的范围控制15DVDD内部主电路的电源16T)D外围电路的电源其次，根据所设计芯片的应用具体耍求，我们可以对芯片本巾的电路性能以及与 外部元件相连的接口性能参数予以定义。这些所需定义的芯片性能参数及其说明如下 表3-2所示：表3-2芯片性能参数符号参数名称使用条件最小值最大值单位备注VS电源电圧范1韦1-03+5.5VT)D工作电压4.55.5VW所有管脚的静态电流1000VVi输入管脚的电压0.37VIlK输入管脚的电流100100niAV。输出管脚的电床0.35.5V输出管脚的电流100100mAVIH使能输入高电床输入使能2VVIL使能输入低电压输入使能0.8Vni输入高电流VDD=DVDD=5.25V ,A5V50U A1U2输入低电流VDD=DVDD=5.25V,VI=0.5V2mA2IS电