数字电路课程设计电子秒表

1、机械与电子工程学院课程设计报告数字电子技术课程设计专业名称： 班 级： 学 号： 姓 名：指导教师： 日期：2012.06.12 16前 言秒表应用于我们生活、工作、运动等需要精确计时的方面。 它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的电子秒表的要求为：秒表最大计时值为99.99秒；分辨率为0. 1秒；具有启动计时、停止计时、清零等控制功能。 针对上述设计要求，我们先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件，并仔细阅读电子技术基础实验中实验

2、十四电子秒表的设计相关资料。 工作安排方面：我们首先在课程设计的要求下设计出了数字式秒表的整体电路框图，将其分基本rs触发器，单稳态触发器，时钟发生器，计数及译码显示装置四个部分。其次我们对每个单元电路进行设计分析，对其工作原理进行介绍。完成了单元电路设计分析之后，进行总电路的拼接与调试，最后对总电路图进行分析，写出最终系统综述。 完成总电路的设计与分析之后，对资料与设计电路进行整理，排版，完成课程设计报告。目 录前 言2目 录3摘要4关键字4设计要求4正文5第一章 系统概述5第二章 单元电路设计与分析6一、时钟发生器电路设计5二、计数及译码显示电路设计7三、电子秒表的启动和停止电路设计7四、

3、电子秒表的清零电路设计8 第三章 总体电路图9参考文献、结束语10主要器件及功能表10收获与体会，存在的问题等13课程设计评阅书15电子秒表摘要第一章：系统概述简单介绍数字式秒表的系统设计思路，画出系统框图，并全面介绍总体工作过程或工作原理。第二章：根据总功能框图的功能划分，分块设计单元电路，对每个单元路进行设计分析。第三章：数字式秒表总电路图的给出，以及对系统进行综述。关键字电子秒表、分频电路、计数器、译码显示电路、时钟发生器、74ls90。设计要求1、秒表最大计时值为99.99秒；2、分辨率为0.1秒；3、具有清零、启动计时、停止秒表计时等控制功能；正文第一章 系统概述该数字式秒表电路的工

4、作原理：由555定时器构成的多谐振荡器，通过调节电位器rw，产生50hz的矩形波信号，通过门5作为计数脉冲加于计数器的输入端。计数器的输出经显示译码器译码后送显示器显示。该电路设置两个控制键，。键控制电路的清零与启动功能，键控制电路的停止计数功能。显示范围0.10.9s时钟发生器开始/停止清零显示范围19.9s显示器显示译码器计数器显示器显示译码器计数器图1.1 电子秒表电路的结构框图第二章 单元电路设计与分析由上图1.1电子秒表电路的结构框图可知，整个电路由时钟发生器，计数及译码显示电路，启停电路与清零电路，四部分组成。设计时，计数显示电路组成时间显示电路，键控部分由于控制各部分电路，故在单

5、元电路设计分析时省去。故该电路可以分为时钟发生器、分频电路、时间显示电路、控制电路四大单元电路。一、时钟发生器电路设计振荡器电路设计：振荡器是数字秒表的核心。振荡的稳定度及频率的精度决定了数字式秒表的精确度，一般来说振荡器的频率越高，计时精度也越高。通常使用的振荡器为555定时器构成的多谐振荡器，是一种性能较好的时钟源。555定时器构成的振荡器555定时器构成的多谐振荡器如图：时钟发生器电路 接通电源后，调节电位器rw，使在输出端3获得频率为50hz的矩形波信号，当基本rs触发器q=1时，门5开启，此时50hz脉冲信号通过门5作为计数脉冲加于计数器1的计数输入端cp2。 二、计数及译码显示电路

6、设计我们设计的秒表要实现能计时99.9秒的功能，所以要用到三个计数器，我采用了74ls90芯片，其中计数器1接成五进制形式，对频率50hz的时钟脉冲进行五分频，在输出端qd取得周期为0.1s的矩形脉冲，作为计数器2的时钟输入。计数器2及计数器3接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.10.9s、19.9s计时。具体计数及译码显示电路如图所示：计数及译码显示电路三、电子秒表的启动和停止电路设计该电路我们采用的是集成与非门构成的基本rs触发器。属低电平直接触发的触发器，有直接置位、复位功能。它的一路输出q非作为单稳态触发器的输入，另一路输出q作为与非门

7、5的输入控制信号。按动按钮开关k2，则门1输出q非为1；门2输出q=0,k2复位后q、q非状态保持不变。再按动按钮开关k1，则q由0变为1，门5开启，为计数器启动做好准备，q非由1变为0，送出负脉冲，启动单稳态触发器。基本rs触发器在电子秒表中的职能是启动和停止秒表工作。其启动和停止的设计电路如下所示：启动和停止电路四、电子秒表的清零电路设计该电路我们采用的是用集成与非门构成的微分型单稳态触发器，单稳态触发器的输入触发负脉冲信号vi由基本rs触发器q非端提供，输出负脉冲v0通过与非门加到计数器的清除端r。静态时，门4应处于截止状态，故电阻r必须小于关门电阻roff。定时原件rc取值不同，输出脉

8、冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的rp和cp。单稳态触发器在电子秒表中的职能是为计数器提供清零信号。电子秒表的清零信号设计电路为： 清零电路 第三章 总体电路图电子秒表原理图电子秒表实际连接电路结束语电子秒表的设计的关键就是如何产生一个标准的50hz矩形方波信号并能顺利地进行五分频和如何设计相应的计数器电路的设计。要确保秒表的精度0. 1s故采用555构成的晶体多谐振荡器作为时钟发生器。参考文献1, 阎石 主编 数字电子技术基础第五版高等教育出版社 isbn 978-7-04-019383-12，吕承启 林其斌 主编 电子技术基础实验中国科学技术大学出版社

9、isbn 978-7-312-02335-5主要器件及功能表一74ls90介绍： 图2.5 74ls90引脚图表1 74ls90功能表输 入 输 出 功 能 清 0 置 9 时 钟 qd qc qb qa r0(1)、r0(2) s9(1)、s9(2) cp1 cp2 1 1 0 0 0 0 0 0 清 0 0 0 1 1 1 0 0 1 置 9 0 0 0 0 1 qa输出二进制计数 1 qdqcqb输出五进制计数 qa qdqcqbqa输出 8421bcd 码 十进制计数 qd qaqdqcqb输出 5421bcd 码 十进制计数 1 1 不 变 保 持 二555定时器1管脚图2、555引

10、脚图3、功能表高电平触发输入端th大于高阈值电压，低电平触发输入端/tr大于低阈值电压时，th有效，输出为低电平；高电平触发输入端th小于高阈值电压，低电平触发输入端/tr大于低阈值电压时，二者均无效，输出为保持；高电平触发输入端th小于高阈值电压，低电平触发输入端/tr小于低阈值电压时，th有效，输出为高电平。收获与体会，存在的问题等 收获体会:在整个课设过程中我们遇到了种种困难，刚开始我们对此是一头雾水，但随着在图书馆进行资料的查阅我们也渐渐的了解了这个设计的原理，在设计中我们也尝试使用不同的元器件来实现它的最终功能，尽管比较困难。在实际的操作过程中，我们提高了自己的动手能力，虽然整个过程都是使用软件进行模拟的，调试中我们遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。似乎所有的事都得自己新手去操作才会在脑海中留下深刻的印象，这个小小的课程设计让我了解了不少器件的功能的应用，也加深了对数字电路认识和理解。记得在所有工作都完成后，我们需要进行模拟实验，但发现怎末也模拟不出正确的结果来，所以我们花了很长的时间又重新把整个电路的各个部分又重新检查模拟了一遍，最终得到了正确的结果。 虽然在这两周的课设中感觉比较辛苦，但我