D触发器与移位寄存器模块功能测试

1、数字逻辑与数字系统实验数字逻辑与数字系统实验 实验三：实验三：D D触发器与移位寄存器的功能测试触发器与移位寄存器的功能测试 v学习学习D D触发器和移位寄存器的工作原理；触发器和移位寄存器的工作原理； v掌握掌握D D触发器和移位寄存器的功能的测试方法。触发器和移位寄存器的功能的测试方法。 实验目的实验目的 实验原理实验原理 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 数字电路分为组合逻辑电路和时序逻辑电路两大类数字电路分为组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门；组合逻辑电路的基本单元是基本门； 时序逻辑电路的基本单元是触发器。时序逻

2、辑电路的基本单元是触发器。 触发器的必备特点触发器的必备特点 具有两个能自行保持的稳态具有两个能自行保持的稳态(1(1态或态或0 0态态) )； 外加触发信号时，电路的输出状态可以翻转；外加触发信号时，电路的输出状态可以翻转； 在触发信号消失后，能将获得的新态保存下来。在触发信号消失后，能将获得的新态保存下来。 触发器的分类触发器的分类 按电路结构分：按电路结构分： 基本触发器、基本触发器、同步触发器、同步触发器、主从触发器、主从触发器、边沿触发器边沿触发器 按逻辑功能分：按逻辑功能分： RSRS触发器、触发器、 JKJK触发器、触发器、 T T触发器触发器、 D D触发器触发器 实验原理实验

3、原理 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 把两个与非门的输入输出交叉连接即可构成基本把两个与非门的输入输出交叉连接即可构成基本RSRS触发器。触发器。 约束条件：约束条件：不允许不允许 S SD D= R= RD D=0.=0. 注：正是由于引入反馈，才使电路具有记忆功能。注：正是由于引入反馈，才使电路具有记忆功能。 实验原理实验原理 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 0 00 00 0 0 0 1 1 1 1 1 1 1 1 1 1 不允许不允许 置置1 1清清0 0 保持保持 将所有的输入输出点加到仿真文将所

4、有的输入输出点加到仿真文 件中，件中，D、PR、CLR、CLK的设的设 定值见下表：定值见下表： (4)分配管脚分配管脚:为为 输入输出信号输入输出信号 分析管脚，编分析管脚，编 译，下载。译，下载。 Q = D n+1 实验内容实验内容 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 2.测试移位寄存器模块测试移位寄存器模块74194的逻辑功能的逻辑功能 （1）新建原理图文件）新建原理图文件Test_74194.bdf；如下图；如下图 实验内容实验内容 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 操 作 输入输出 功能 描述 复位

5、CLR 控制 S1S0 串入 SL SR ABCD 时钟 CLOCK QAQBQCQD 10XX110 1 0 1X 2110110 1 0 1 3111110 1 0 1 4101110 1 0 1 5100110 1 0 1 （2）编译；建立波形文）编译；建立波形文 件；仿真；填表。件；仿真；填表。 实验内容实验内容 D D触发器与移位寄存器的逻辑功能及测试触发器与移位寄存器的逻辑功能及测试 思考题思考题 用用74LS19474LS194构成一个左循环移位寄存器，画出电路图并验证之；构成一个左循环移位寄存器，画出电路图并验证之； 用用74LS19474LS194构成一个右循环移位寄存器，画出电路图并验证之；构成一个右循环移位寄存器，画出电路图并验证之； 实验三实验三 D