74LS74触发器

1、74LS74 触发器一、实验目的：1. 测试触发器的工作原理。2. 掌握触发器相关电路设计方法。二、实验原理：触发器是构成时序逻辑电路的基本单元。它是一种具有记忆功能，能储存 1 位二进制 信息的逻辑电路。触发器特点：具有两个稳定的状态，用来表示电路的两个逻辑状态； 在输入信号作用下，可以被置成“0 ”态或“ 1 ”状态； 当输入信号撤消后，所置成的状态能够保持不变。三、实验内容：1 、测试 74LS74D 触发器的逻辑功能。电路图如图所示： 2三一一LL三三一9 串当”I Ji II I II II Il it II a si ! II a u ibb a a a u Bia ii u u

2、sidaijaajai.iaL.idLJdLidkidkadLidi.idbidbidb：dki&i4faidfaijB字发生器内参:可编辑逻辑分析仪分析图:Logic Analyzer-SLAlTime (S)C1F cccc cccccccc:.2.200m4 400m &和。恤 3.800m 1000mTamTam 5Tam6Tam 7 TmthTamQTom 10TamilTbq 12Tam 13Torn 14TamlETaiLQClodc B(itClockiuumhiuuinjuiiuuiniimuimiiiiniihniuiiinniiIIiviIhi1 ClockTnooer1

3、 0.000 sDODDCkicksXDiv | ii沁.1尺輻藍0 ODO sCDOOSetEiderhai QualifierR#v*rsft ITiTIO.ODO r2、测试74LS76JK触发器的逻辑功能，并将其填入下表。电路图如图所示： r b 5V * n r * a r XWG1 IMA&A1o o o XXX*-Jj *1LR -_JT1_-:-j-:字发生器内参:逻辑分析仪分析图:Logic Analyser-ZLAlTime (S)02.000m4000m d.OOOm 3 000m10 ODOtnClockTDQoerT1 f *0.0 3DODDCtodcf/Dhr |

4、 ioJ&叽1Fi站號垃主空10 000 5COODSeiExterhaiQualifierT2T1O.ODO r3、思考题:试设计一个3人抢答器，要求如下:每位参赛者有一个按钮；主持人有一个复位按钮，能够完成电路的复位；当其中一位 参赛者按动按钮对应的数码管亮之后，其他参赛者再按动按钮无效。设计说明：当其中一个触发器工作时，1Q端输出低电平，与该端相连的LED发光，数码管显示相应的数字（1、2、3 ）。这时该低电平将与非门锁住，使时钟脉冲无法到达各 触发器，其他触发器便不能工作。当给清零信号时，1Q端输出高电平，与该端相连的LED熄灭，数码管显示 0，与非门重新打开，时钟脉冲进入各触发器。如此循环，就达到了设计 要求。电路设计图如下：詐諏7KJUT4U1A7 A11血LED2麗U11BU?D TJtJNU DA pb四、实验分析:1、通过实验，进一步熟悉了触发器的原理。2、能利用触发器进行简单的电路设计，如抢答器。3 、在进行实验设计时，查阅相关资料很重要。在对所得资料进行自己的改进，就得到 了自己的设