工艺集成PPT学习教案

1、会计学1 工艺集成工艺集成 2 第1页/共25页 3 第2页/共25页 4 MOS MOS集成电路中的隔离主要是防止形成寄生的导电沟道，集成电路中的隔离主要是防止形成寄生的导电沟道， 即防止场区的寄生场效应晶体管开启。即防止场区的寄生场效应晶体管开启。 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第3页/共25页 5 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第4页/共25页 6 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第5页/共25页 7 工艺步骤：工艺步骤： 1 1）SiNSiN淀积与光刻淀积与

2、光刻;2;2）局部）局部 热氧化热氧化(LOCOS(LOCOS）;3;3）去除）去除SiNSiN 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第6页/共25页 8 缺点缺点 ： 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第7页/共25页 9 6 6对对LOCOSLOCOS隔离工艺的改进隔离工艺的改进 鸟嘴更小的代价是鸟嘴更小的代价是：（：（1 1 ）工艺的复杂性增加；（）工艺的复杂性增加；（2 2 ）腐蚀的难度增大）腐蚀的难度增大 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第8页/共25页 10 2

3、2）、多晶硅镶嵌（封盖）、多晶硅镶嵌（封盖）LOCOSLOCOS（PELOX PELOX ） 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第9页/共25页 11 10.1.1 MOS10.1.1 MOS集成电路中的隔离集成电路中的隔离 第10页/共25页 12 10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离 n标准埋层收集极双极标准埋层收集极双极ICIC工艺的隔离方法工艺的隔离方法 n优点：工艺简单优点：工艺简单 n缺点：隔离区较宽，使缺点：隔离区较宽，使ICIC的有效面积减少；隔离扩散的有效面积减少；隔离扩散 引入了较大的收集区引入了较大的

4、收集区- -衬底和收集区衬底和收集区- -基区电容，不利基区电容，不利 于集成电路速度的提高。于集成电路速度的提高。 第11页/共25页 13 10.1.2 10.1.2 双极集成电路中的隔离双极集成电路中的隔离 n先进的隔离技术先进的隔离技术 n工艺：与工艺：与STISTI相同，在器件间刻出深度大于相同，在器件间刻出深度大于3 3m m的沟槽的沟槽 ，采用二氧化硅或多晶硅回填，采用二氧化硅或多晶硅回填，CMPCMP使之平坦化。使之平坦化。 n优点：大大减少了器件面积和发射极优点：大大减少了器件面积和发射极- -衬底间的寄生电衬底间的寄生电 容，可显著提高集成度和速度；可增大收集极之间的击容，

5、可显著提高集成度和速度；可增大收集极之间的击 穿电压穿电压 n缺点：工艺复杂、成本较高。缺点：工艺复杂、成本较高。 第12页/共25页 14 1 1）阱（）阱（wellwell） ：硅衬底上形成硅衬底上形成 的、掺杂类型与硅衬底相反的、掺杂类型与硅衬底相反 的区域的区域 。 2 2）阱工艺：）阱工艺：n n阱、阱、p p阱和双阱（阱和双阱（ twin-welltwin-well） 第13页/共25页 15 2 2）阱工艺）阱工艺 p p阱工艺：阱工艺：n n- -衬底，局部衬底，局部p p+ +掺杂；掺杂；早期的早期的CMOSCMOS集成工艺集成工艺。 优点：可实现优点：可实现CMOSCMOS

6、的性能匹配；适于制备静态逻辑电路。的性能匹配；适于制备静态逻辑电路。 n n阱工艺：阱工艺：p p- -衬底，局部衬底，局部n n+ +掺杂；掺杂； 优点：易获得高性能的优点：易获得高性能的nMOSnMOS；适于微处理器、；适于微处理器、DRAMDRAM等。等。 双阱工艺：在极轻掺杂的双阱工艺：在极轻掺杂的SiSi衬底上分别形成衬底上分别形成n n阱和阱和p p阱；阱； 现在的现在的CMOSCMOS集成工艺。集成工艺。 第14页/共25页 16 双阱双阱CMOSCMOS工艺在极轻掺工艺在极轻掺 杂的硅衬底上分别形成杂的硅衬底上分别形成 n n阱和阱和p p阱。阱。 双阱制备工艺往往是在双阱制备

7、工艺往往是在 同一次光刻中完成的。同一次光刻中完成的。 10.2 CMOS10.2 CMOS集成电路的工艺集成集成电路的工艺集成 第15页/共25页 17 1 1）、硅片：）、硅片：一般采用轻掺杂一般采用轻掺杂p p型硅片，晶向型硅片，晶向。 3 3）、场区隔离）、场区隔离: :（c c） 第16页/共25页 18 第17页/共25页 19 （4 4）形成侧墙）形成侧墙：（：（i i） （5 5）非晶化注入：）非晶化注入：注入注入SiSi 或或GeGe，以利于浅结的形，以利于浅结的形 成成 第18页/共25页 20 （7 7）形成源漏接触。）形成源漏接触。 第19页/共25页 21 6 6）、

8、后部封装工艺）、后部封装工艺 双阱双阱CMOS ICCMOS IC工艺流程工艺流程 第20页/共25页 22 第21页/共25页 23 1 1）、衬底：轻掺杂的）、衬底：轻掺杂的p p型硅。型硅。 2 2）、埋层（第一次光刻）、埋层（第一次光刻） 3 3）、外延层生长）、外延层生长 4 4）、隔离区的形成（第二次光刻）、隔离区的形成（第二次光刻） 10.3 10.3 双极集成电路的工艺集双极集成电路的工艺集 成成 第22页/共25页 24 8 8）、金属接触和互联（第六、七次）、金属接触和互联（第六、七次 光刻）光刻） 9 9）、后续封装工艺）、后续封装工艺 第23页/共25页 25 分类：分类： 一类是以一类是以CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS