数字电子钟报告

1、最新 精品 Word 欢迎下载 可修改 湖南文理学院课程设计报告课程名称： 多功能数字电子钟 学 院： 电气与信息工程学院 专业班级： 通信工程07102班 学生姓名： 李 贝 贝 指导教师： 李 建 英 完成时间： 2022 年 6月 24日 报告成绩： 评阅意见：评阅教师 日期 目 录摘要. 4Abstract.5第一章 设计要求. 6第二章 数字电子钟总体方案分析. 62.1 电子钟的重要性. 62.2 电子钟的基本设计思想 . 723 数字电子钟的方案分析 . 7 基于分立元件的数字电子钟.7 基于EDA技术的数字电子钟. 7 基于单片机编程的数字电子钟. 724 三种方案的比较 .8

2、第三章 多功能数字电子钟单元电路设计. 83.1 数字钟的构成. 8 3.2 晶体振荡电路.93.3 时间计数电路.11.11.123.4 译码显示电路.133.5 校时电路.14第四章 数字电子钟的整体设计及原理说明.154.1 单元电路的级联.164.2 整体电路图.164.3 原理说明.16第五章 数字电子钟的仿真.165.1 秒电路的仿真.175.2 秒、分电路的仿真.175.3 秒、分、时电路的仿真.18第六章 数字电子钟实物的焊接.18第七章 总结.19第八章 元件明细列表.20参考文献.21致谢.22附录A 数字电子钟全电路图 .23附录B 数字电子钟实物板.24摘要数字电子钟的

3、应用十分广泛，给人们的生活、学习、工作、娱乐带来极大的方便，已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所。由于数字集成电路技术的发展采用了先进的石英晶体振荡技术，采用相应进制的计数器，转化为二进制数，经过译码和显示电路准确地将“时” “分” “秒”用数字的方式显示出来，与传统的机械钟相比，它具有走时准确、性能稳定、携带方便，显示直观，无机械转动，无需人的经常调整等优点。因此也被广泛用于电子表、车站、码头、广场等公共场所的大型远距离时间显示电子钟。尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成

4、部分，因此进行数字钟的设计是必要的。本次课程设计包括四个部分：晶振产生电路、时分秒的计数和进位、数码显示、校时电路。同时运用Protel 99SE软件绘制了单元电路以及总体电路图；借助Multisim2022仿真软件对单元电路以及总体电路进行了仿真虚拟实验，并通过万能板实物的制作圆满的实现了数字电子钟的显示及校时功能。【关键词】晶振；计数（74LS160）;显示；LED;校时 AbstractThe application of digital electronic clock is very widespread. It has made a great deal of convenienc

5、e to peoples life, study, work and entertainment and has become essential daily necessity being widely used in individual family as well as the office and so on public place. As a result of the development of digital integrated circuit technology using advanced quartz crystal oscillator technology,

6、using the corresponding counter-band, it transforms for the binary number, undergoes the decoding and the display circuit accurately of hour, minute second with the way figures displayed. Compared to traditional mechanical bell, it has the exact path, stable performance, easy carry, direct-viewing d

7、isplay, non-mechanical rotation and no persons frequent adjustment. And therefore it is also widely used in electronic watches, stations, terminals, squares and other public places of the time displayed by the large-scale long-range electronic clock. Although there are many ready-made integrated cir

8、cuit chips of digital clock for sale on the current market, cheap and easy use, but in view of the fact that the digital clock electric circuits basic composition has contained digital circuits key component. Therefore carrying on the digital clocks design is necessary. This curriculum design includ

9、es four parts :the crystal oscillator circuit； hour，minute and seconds counting and carrying ；digital display and timing circuit. Meanwhile software has drawn up the unit electric circuit as well as the overall circuit diagram using Protel 99SE and Multisim 2022 with circuit simulation software on t

10、he unit as well as the overall circuit simulation virtual experiment. By jointing the component on the universal surface plate has completely finished the digital electronic clocks display and the timing function.Keywords: crystal oscillator; counter(74LS160);display circuit; LED; timing circuit第一章

11、数字电子钟设计要求 1.1 设计指标1、时间以24小时为一个周期； 2、显示时、分、秒； 3、具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4、为了保证计时的稳定及准确须由晶体振荡器提供时间基准信号。 1.2 设计要求 1、画出电路原理图（或仿真电路图）； 2、元器件及参数选择； 3、电路仿真与调试； 4、PCB文件生成与打印输出。1.3 制作要求 自行装配和调试，并能发现问题和解决问题。 1.4 编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 第二章 数字电子钟总体方案论证随着电子技术的发展，在数字电子技术领域中，实现数字电子钟的方法和手段有很多种

12、，本设计对其中的几种方案进行了设计与分析。2.1 数字电子钟的重要性数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动开启和关闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。2.2 数字电子钟的基本设计思想 石英晶体振荡器产生的时脉冲送到分频器，分频电路将时标信号分成每秒一次的方波基准信号。秒脉冲发生器产生频率稳定很

13、高的秒脉冲，秒脉冲被送到一个六十进制秒计数器计数，将计数结果送至秒个位和十位译码器，译码结果分别由两只七段半导体数码管以十进制数形式显示来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲，秒计数器的进位输出就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器计数，经译码电路译码后数码管显示相应的分数。当计满59分59秒时，若再来一个秒脉冲，则分计数器便向时计数器送出时计数脉冲，同时，分、秒计数器均复位到零。时计数器是一个二十四进制计数器，当计数显示23时59分59秒时，若再来一个秒脉冲，则时、分、秒计数器都应回到零，并显示（00 00 0

14、0）表示已到达午夜零点，第二天开始继续计数。在秒的计数电路里通过控制电路的CP脉冲对秒电路进行，在分、时的电路里通过控制进位输出实现校时功能。2.3 数字电子钟的方案分析 基于分立元件的数字电子钟 采用实时时钟芯片采用集成逻辑电路设计具有能实现，时、分、秒计时功能和校时功能，计时数据的更新每秒自动进行一次，不需程序干预。计算时间，程序简单。 基于EDA技术的数字电子钟 采用 EDA作为主控制器控制外围电路进行电压，时钟控制、键盘和LED控制。此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测比较困难； 基于单片机编程的数字电子钟在按键较少的情况下，采用独立式4个按键，经软

15、件设计指定的I/O口（P1.0P1.3）送出逻辑电平，控制数码管显示。根据数字电子钟的设计要求与原理以及特性，系统采用单片机AT89C52串口输出的形式来设计电路，使功能及效果更完美。2.4 三种方案的比较 在设计过程中，方案的选择必须与实际情形联系起来，要从各个方面考虑设计的可行性，即不仅要考虑其先进性也要考虑其现实性，从多方面综合寻求最佳方案。在方案的实施中，方案一简洁、灵活、可扩展性好，能完全达到设计要求；方案二逻辑电路复杂，灵活性比较的低，并且不利于调试；方案三的设计理念超过我们现在所学的内容，因此暂不考虑。综上分析，我们选择第一种方案作为本次课程设计的最佳方案。 第三章 多功能数字电

16、子钟单元电路设计3.1 数字钟的构成数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信

17、号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。图1 所示为数字钟的一般构成框图。图1 数字电子钟的构成框图3.2 晶体振荡电路不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路，晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，是数字电子钟

18、的核心部分，它的精度和稳定度决定了数字钟的质量。本设计采用的是石英晶体振荡器产生的脉冲，经过整形、分频获得1Hz的秒脉冲，典型电路如下图2所示：图2 晶振秒脉冲电路4060是14位的二进制计数器。它内部有14级二分频，有两个反相器。CIN（11脚）、（10脚）分别为时钟输入、输出端。图中R7为反馈电阻（10100 Mom），目的是为CMOS反相器提供偏置，使其工作在放大状态。C1为温度特性校正电容，一般取2050Pf;C2是频率微调电容，取530pF。石英晶振采用32768 Hz晶振，若要得到1Hz的脉冲，则需要经过15级的二分频器完成（32768 Hz /215=1 Hz）。由于CD4060

19、只能完成14级分频，故需要外加一级分频，采用74LS74双D触发器完成二分频，最终得到数字钟的脉冲输入1Hz信号。下图为CD4060引脚图：图3 CD4060引脚图3.3 时间计数电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。实现这两种模数的计数器采用中规模计数器74LS160，分两级构成。由74LS160 构成的60进制计数器如下图4 所示：图4 60进制计数器将一片74LS160设置为10进制加法计数器，另一片设置为 6 进制加法计数器。因为6的二

20、进制表示是0110且74LS160是低电平清零，因此在反馈清零的时候，将十位的Q1和Q2通过74LS00与非门后接入十位的清零端。两片74LS160按照反馈清零法串联。个位的进位输出端级联十位的脉冲输入端。秒计数的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲。74LS160十进制计数器的清零功能（特点：不耗时钟脉冲），在上级160控制下级160时候通过组合电路（主要利用与非门）实现，在连接电路的时候要注意并且强调使能端的连接，其将影响到整一个电路的是否工作。 电路的控制原理如下：秒钟由个位向十位进位：000000010010001101000101011001111000

21、1001实现个位的计数由秒区向分区的显示控制：基本原理同上，在秒区十位向时区个位显示的时：000000010010001101000101产生了六个脉冲的时候向下级输出一个时钟脉冲，利用的还是与非门，目标仍是实现正确的计时显示。时的计时电路时电路的设计如下：图5 时电路图由分计数器送来的进位脉冲送入时个位计数器，电路在分进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这时小时个位计数状态是Q3Q2Q1Q0=0100（也就是4）, 小时十位计数器的状态Q3Q2Q1Q0=0010（也就是2）时，小时十位计数器只有Q1端有输出，小时个位计数器只有Q2端有输出，将Q1、Q2端接一个二输入与非门

22、，与非门输出一路送入十位计数器的清零端，另一路送入小时个位计数器的清零端。每时的个位10小时向小时十位计数器送进位脉冲，当十位输出为二，小时个位输出为四时，将整个电路清零，从而构成24进制计数器。3.4 译码显示电路本次译码显示的电路如下：图6 译码显示电路译码显示电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管，上图既是由74LS48和LED七段共阴极数码管组成的一位数码显示电路。若将“秒”、“分”、“时”计数器的每

23、一位输出分别送到相应七段译码器的输入端便可进行不同数字的显示。下面简介74LS48 的功能：BI：当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭状态，不显示数字。LT：当BI=1，LT=0 时，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。RBI：使能控制端，当RBI=1 时，允许译码输出。DCBA：为8421BCD码输入端。abcdefg：为译码输出，输出为高电平。74LS48 的BI、LT、RBI端接高电平，输入端D、C、B、A接74LS160的输出端Q3、Q2、Q1、Q0，其输出端af接数码管。当数字钟的计数器在CP脉冲作用下，按60秒

24、为1分、60分为1小时、24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号。这就需要将计数器的状态进行译码并将其显示出来。我们选用的计数器全部是十进制集成片，“秒”、“分”、“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态来反映的。每组(四个)输出的计数状态都按 BCD代码以高低电平来表现。因此，需经译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。35 校时电路校时电路是数字钟不可少的部分，每当数字钟显示与实际时间不相符合的时候，需要根据标准时间进行校时。本次设计的校时电路如下图所示。该电路的针对秒计时脉冲、分计时脉冲和时计时脉冲进行控制，达到校时

25、的目的。对于下图的秒校时电路，将按键S 1 按下，此时U2A与非门被封锁，1Hz的秒信号进入不到“秒计数器”中，此时暂停秒计时。但数字钟的秒计时与实际的时间相同时，立即松开S 1 ，数字钟的秒显示与标准的时间同步进行，完成秒的校时。分的校时电路和时的校时电路比较的相似，现在列举分的校时电路分析。在此电路中分的校时是由U3A、U4A、U5A、U13A组合门电路构成的。当进行分校时时，按下开关S 2，由于U3A、U13A输出高电平，封锁秒的十进位脉冲，同时1Hz脉冲信号直接通过U4A、U5A门电路被送到分计数的个位计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间数值相同时，松开S

26、 2即可。当松开S 2时，门电路U13A输出低电平，从而使U5A门被封锁，1Hz信号不能够被输入U4A门中，且输出高电平。U3A门电路接受来自秒计数器的十进位输出信号，从而使U4A正常工作，使分计数器正常工作。同理，“时”校时电路与“分”校时电路工作原理完全一样。图7 校时电路第四章 数字电子钟的整体电路及原路说明各个单元电路以及元器件参数确定后，必须把各个单元连为一个整体。 进行整体电路图绘制。整体电路图是电子电路设计的结晶，是重要的设计文件，它不仅是电路安装和电路板制作等工艺设计的主要依据，而且是电路实验和维修时不可缺少的文件。4.1 单元电路的级联 单元电路级联设计要注意以下几个问题：电

27、气性能相互匹配问题、信号耦合方式问题、时序配合以及相互干扰等问题。单元电路之间的电气性能相互匹配问题主要包括：阻抗匹配、线性范围匹配、负载能力匹配、高低电平匹配等。信号的耦合方式包括四种：直接耦合、阻容耦合、变压器耦合和光电耦合。时序配合是一个非常复杂的问题，为确定每个系统所需的的时序，必须对系统各个单元电路的信号进行仔细的分析，画出各波形的波形关系图时序图，确定出保证系统正常工作的信号时序，然后提出实现该时序的措施。本设计因为只存在数字地，没有模拟地，因此级联比较的简单。采取的措施是：直接将各个部分进行级联。4.2 整体原理图总体电路图是电子电路设计的结晶，是重要的设计文件，它既是电路安装和

28、电路板制作等工艺设计的主要依据，也是电路实验和维修时不可缺少的文件。总体电路涉及的方面和问题很多，不可能一次画出来而不存在任何问题，未通过实验的检验，不能算是正式的总体电路图，而只能是一个总体电路草图。绘制总体电路图应注意：合理布局元器件、尽量把总体电路画在一张纸上、电路中各元器件必须采用国家标准规定的图形符号如使用GB/T4728电气简图用图形符号。在Protel 99 SE 绘图软件下绘制多功能数字电子钟总电路图，如附录A所示。4.3 原理说明整个电路图由基准信号产生（1Hz）、计时电路、译码显示部分和校时电路四个部分。当晶振产生的信号经过分频器的分频后输入计时部分，经过译码显示将其数字化

29、，并且由校时电路控制各计数部分的个位和1Hz方波，最终实现整个电路的设计。第五章 数字电子钟的仿真 借助Multisim 10 仿真软件对电路进行仿真，仿真结果如下。5.1 秒电路的仿真图8 秒电路的仿真5.2 秒、分电路的仿真图9 秒、分电路的仿真 在实际焊接的过程中，将根据仿真的电路图进行制作与调试，对板子进行排版和焊接，所制作的实物板的图如附录B所示。5.3 秒、分、时电路的仿真图10 秒、分、时电路的仿真第六章 数字电子钟实物的焊接 登记并按照所设计的电路图到实验室领取元器件，检查、核实领取的元器件的数量。按照电路图在万能板上布局元器件。开始焊接元器件时,注意焊接的质量，认真的焊接才会

30、避免因虚焊、短路等而造成的电路麻烦。在焊接芯片的时候需要焊上芯片底座，这样可以避免因直接焊接元件而造成的温度过高而损坏元件的情况。第七章 总结在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。本次设计共分六大部分：第一部分是数字电子钟的概述，其中主要设计了数字钟电路是由晶体震荡电路、秒计数、分计数、时计数器、译码显示器和校准电路组成的；第二部分是秒脉冲计数器，其中主要设计了晶体振荡器、分频器电路；第三部分是计数器，其中主要介绍了74LS160，由74LS160构成秒、分的六十进制计数器，小时的二十四进制计数器及其原理；第四部分是译码驱动显示电路，其中主要设计了74LS48译码器和LED七段显示器的组成；第五部分是校时电路，其中主要设计了校时电路的概述及原理。在此次设计中，让我了解了电路设计的基本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作，因为仿真图和电路连接图还是有一定区别的。发现了很多日后要注意的地方，例如：在连接二进制、十进制、二十四进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中，往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的，例如仿真的连接示意图中，往往没有接高