数字时钟电路课程设计书

1、数字时钟电路课程设计说明书仿真文件及课程设计详细报告点1 功能要求（1）掌握秒定时电路的设计、仿真与调试，精度0.1s；（2）掌握十进制时、分、秒计时与LED数码显示电路的设计、仿真与调试；（3）掌握启停、清零电路的设计、仿真与调试；（4）掌握整点蜂鸣器提示电路的设计、仿真与调试；（5）掌握方案设计与论证；（6）掌握用相关软件进行电路图设计、仿真，以及对仿真结果的分析、总结。2 工作原理及原理框图数字时钟由振荡器、校时电路、计数器、译码显示、报时电路组成。其中，振荡器用于产生标准的秒信号，其精度控制在0.1S，秒信号经过秒计数器开始计数，把累加的结果以时、分、秒的形式，经过译码器和显示器显示出

2、来。时显示由时计数器、译码器、显示器构成，分、秒显示由六十进制的分、秒计数器、译码器、显示器构成，其中扩展电路为报时电路，利用分计时器向时计数器的进位信号触发蜂鸣器。当计数电路出现误差时，可以用校时电路进行校时、校分和校秒的功能。图13 各单元电路设计3.1 振荡器振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，根据实际的任务需要，我们的振荡器仅需产生1HZ的信号供给秒计数器，而无需产生其他频率的信号，因此采用555定时器与RC构成的多谐振荡器，用于产生秒信号，从而省去了分频器。多谐振荡器的周期计算公式为：T=T1+T2=0.7*(R1+2R2)*C=1s其中R1设

3、为410，R2设为510，经计算得C=1mF由于电路较为复杂，振荡器接入整体电路会产生一定的误差，因此将1mF的电容设定为可变电容，经过多次的仿真和调试确定出可变电容的百分比在26%左右时，振荡器可以产生（10.04）HZ的频率，即换算成周期为（10.04）s，精度要求符合0.1s。其中，图2为振荡器的仿真波形图，振荡器可以产生标准方波。图3为振荡器工作时的输出频率。图2图33.2 时间计数器电路计时电路用于实现数字时钟的基本计数功能。获得秒脉冲后，可以根据60秒为1分，60分为1小时，24小时为一天的规律计数。因此，时计数器采用二十四进制，而分计数器和秒计数器则采用六十进制。这些计数电路均可

4、以由中规模74LS160集成芯片来实现，其中74LS160的管脚图和功能表如下所示。图3图43.2.1 秒计数器的设计秒计数器是由六十进制加法计数器构成。因此，采用两片74LS160级联的方式。根据实际需要，我们利用74LS160的异步清零端，和反馈归零法来实现。我们的秒计数器由两个74LS160（Us9、Us10）和74LS00四2输入与非门组成，如图3所示，其中个位计数器Us10接成十进制形式。十位计数器Us9选择QB和QC做反馈端，经与非门输出控制清零端CLR,接成六进制形式。个位与十位之间采用同步级联方式，将个位计数器的进位输出端RCO接至十位计数器的计数端ETP，完成个位对十位计数器

5、的进位控制。秒信号脉冲作为计数器脉冲输入到CP端。图53.2.2 分计数器的设计分计数器也是六十进制计数器，同秒计数器一样是由两片中规模74LS160构成。其组成方法及电路图同秒计数器。图6为分计数器电路。图63.2.3 时计数器的设计时计数器是由二十四进制加法计数器构成。因此，采用两片74LS160级联的方式。根据实际需要，我们利用74LS160的异步清零端，和反馈归零法来实现。我们的时计数器由两个74LS160（Uh1、Uh2）和74LS00四2输入与非门组成，如图5所示，选择个位计数器Uh1的QC和十位计数器Uh2的 QB，经与非门输出控制清零端CLR。个位与十位之间采用同步级联方式，将

6、个位计数器的进位输出端RCO接至十位计数器的计数端ETP，完成个位对十位计数器的进位控制，实现二十四进制递增计数。图73.3 译码显示电路的设计计数器实现了对时间的累计以8421BCD码的形式输出，为了将计数器输出的8421BCD码显示出来，需要显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流。因此，我们采用共阴极的七段数码显示管和74LS48作为译码器，其中74LS48的管脚图和功能表如图8、图9所示。图8图9译码显示电路由74LS48和七段数码管组成。电路一共需要六个译码器和六个七段数码管。六个七段数码管，随着秒计数脉冲不断地输入和计时的变化，连续的进行时、分、

7、秒计时显示。如图10所示为一个译码器和一个数码管。图103.4 校时电路的设计校时电路的作用是当计数器刚接通电源或走时出现误差时，实现对时、分、秒的校准。我们的校时电路采用手动的门电路实现。（1） 时、分时间校准电路。时校准电路如图11所示，由74LS08四2输入与门、74LS32四2输入或门、74LS02四2输入或非门组成。当校时开关处于校时位置，即接低电平地端时，秒脉冲经U4A或非门输出，再到U5A或门输出接时计数器的计数脉冲，控制时计数器计时，使其每秒加，当时计数器显示出校准小时数字时将开关置于高电平电源端，或非门输出为低电平，时计数器的计数脉冲接分计数器的进位信号，恢复计数器正常计数。

8、分校时电路与上述电路相同。图11（2）秒时间校准电路秒时间校时电路如图12所示，当校秒开关J3处于校秒位置，即接0电平，U6C与门的输出为低电平，秒计数器停止计数。当秒计数器显示的时间与标准的秒时间相同时，将校秒开关置于高电平，即接秒脉冲信号，恢复秒计数器正常的计数。图123.5启动、清零电路的设计根据课程设计的需要，我们设计了一个如图13所示的数字时钟的总开关J4，该单刀双掷开关用于实现整体电路的启动和清零功能。将J4的双掷两端分别接地与高电平VCC，另一端接六片74LS160的置数端和清零端，当开关拨到高电平时，电路启动，置数端和清零端接高电平，时钟正常运行。当开关拨到低电平时，置数端和清

9、零端有效，电路全部清零，显示为00时00分00秒。如图14所示。图13图143.6整点报时电路的设计整点报时电路作为数字时钟的扩展功能，利用分计数器向时计数器输出的进位信号，如图15所示。根据蜂鸣器的工作原理我们设计了一个较为简单的报时电路，采用三极管NPN与蜂鸣器串联的方式，当NPN的集电结反偏，发射结正偏时，管子工作于放大区，此时蜂鸣器工作发出鸣叫。将NPN管子的基极通过电阻和U8A非门相连，并与十位分计数器的清零端相连。即当分计数器达到60时，进位信号通过U2A与非门变为低电平经过分计数器的清零端，使分计数器快速清零并接着进行计数，此时产生的低电平将通过U8A非门变为高电平，触发蜂鸣器工

10、作。需要注意到蜂鸣器的工作电压应低于电源电压VCC才能使其正常工作。图154 multisim仿真电路图165 protel99SE原理图图176 误差分析数字电子时钟在工作过程中会产生些许误差，例如脉冲过大会使秒计数过快，电路原因会产生秒与秒之间的误差，经过多次仿真和调试，解决方案采用调节振荡器的可变电容，使振荡器的输出频率控制在精度范围内，或是采用校时电路。整体电路仿真时，我们参照着手机上的计时器，对数字时钟进行了多次数据采集。在把秒脉冲调到可变范围的基础上，我们的数字时钟在一分钟内平均会出现12秒的误差，具体情况与软件和电路当时的情况有关，由于设置了校时电路，这点问题可以得到很好地解决。

11、在测试报时电路时，没有发现误差，每次都是在时计数器刚刚跳变的一瞬间就能产生报时“滴”的一声，每隔一小时一次，一次一声。总电路开关经过多次测试可以完全控制整体电路，整体功能可以得到实现。如图18显示的时间为02:59:58。图187 总结这次课设的题目主要偏重于数电知识，而且很多芯片都是刚刚学习过的，因此在这次课设中我们很完美的把理论和实际相结合，在刚刚学习完知识理论后进行的实践是非常有意义的。课设过程当中，充满了很多的乐趣，这个课题也和我们所学习的东西非常贴切，像是160和译码器还有振荡器，这些都是我们刚刚学习完的知识。下面说一下整体电路的设计思路。拿到题目以后，首先感觉整个电路最核心的部分就

12、是计数器的设计，介于刚刚学习完了数电中的十进制加法计数器160，因此，我们选用160作为电路计数部分的主要电路。紧接着就是计数之后的显示部分，之前学习过数码管，我们选择了共阴极数码管作为显示器，通过译码器74LS48与计数器相连。这个模块经过测试以后可以正常工作和完成所需进位。接着，查阅了相关书籍学习了振荡器，确定下来采用555多谐振荡器作为我们的秒信号。由于我们仅要1HZ的脉冲，因此没有选择精度和频率更高的石英晶体。经过多次仿真和测试，综合了电路的实际问题，振荡器部分已经可以实现，并且达到课设要求。剩下的就是校时和报时电路，这两个电路完全是根据整体电路来添加的。整体电路出来以后出现了很多的问题，可能单独模块可以完美运行，但是一到了整体电路时就会出现这样或者那样的问题，其中也包含了一些软件自身问题，由于软件都是英文，所以很难设置。有时候感觉电路就是能运行，但是软件仿真一直提示出错，这个时候就应该耐心检查衔接点是否正确，接地线、接电源线是否连对。如果还是不行，那就需要设置软件自身仿真的参数了。这次课设收获颇多，主要还是因为对刚学的知识有了一个实践的过程，发现很多理论与实践之间的偏差，在以后的学习过程中也会不断地改进，将实践与课本知识相结合。参考文献1 韩焱，张艳花，王康谊.数字电子技术M.