第6章半导体存储器和可编程逻辑器件

1、电子技术电子技术 （数字部分）（数字部分） 第第6章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件 6.1 半导体存储器 6.2 可编程逻辑器件PLD 2 6.1 半导体存储器半导体存储器 半导体存贮器能存放大量二值信息的半导体器件。半导体存贮器能存放大量二值信息的半导体器件。 存储器的主要性能指标存储器的主要性能指标:存储时间存储时间存储容量存储容量 半导体存储器按存取功能可分为两大类。半导体存储器按存取功能可分为两大类。 （1）只读存储器）只读存储器ROM ROM一般用来存放固定的程序和常数，所谓一般用来存放固定的程序和常数，所谓“只读只读”，是，是 指不能随机写入。指不能随

2、机写入。 （2）随机存取存储器）随机存取存储器RAM RAM主要用于存放各种现场的输入输出数据和中间运算结主要用于存放各种现场的输入输出数据和中间运算结 果。其特点是能随机读出或写入。果。其特点是能随机读出或写入。 3 存储器存储器 RAM (Random-Access Memory) ROM (Read-Only Memory) 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM SRAM(Static RAM)：静态：静态RAM DRAM (Dynamic RAM)：动态动态RAM 6.1.1 随机存储器随机存储器RAM 6.1.2 只读存储器只读存储器ROM 4 几个

3、基本概念：几个基本概念： 存储容量（存储容量（M)：存储二值信息的总量。：存储二值信息的总量。 字数：字的总量。字数：字的总量。 字长（位数）：表示一个信息多位二进制码称为一个字，字长（位数）：表示一个信息多位二进制码称为一个字， 字的位数称为字长。字的位数称为字长。 存储容量（存储容量（M)字数字数位数位数 地址：每个字的编号。地址：每个字的编号。 字数字数=2n （n为存储器外部地址线的线数）为存储器外部地址线的线数） Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 译译 码码 器器 行行 地地 址址 译译 码码 器器 A5 A3 A2 A1 A0 A6 A7 5 6.1.1

4、 随机存储器随机存储器RAM 6 RAM可分为单极型和双极型：双极型工作速率高，但是可分为单极型和双极型：双极型工作速率高，但是 集成度不如单极型的高。目前，由于工艺水平的不断提高，集成度不如单极型的高。目前，由于工艺水平的不断提高， 单极型单极型RAM的速率已经可以和双极型的速率已经可以和双极型RAM相比，而且单极相比，而且单极 型型RAM具有功耗低的优点。这里只以单极型具有功耗低的优点。这里只以单极型RAM为例进行为例进行 分析。分析。 单极型单极型RAM又可分为静态又可分为静态RAM与动态与动态RAM：静态：静态RAM 是用是用MOS管触发器来存储代码，所用管触发器来存储代码，所用MOS

5、管较多、集成度低、管较多、集成度低、 功耗也较大。动态功耗也较大。动态RAM是用栅极分布电容保存信息，它的存是用栅极分布电容保存信息，它的存 储单元所需要的储单元所需要的MOS管较少，因此集成度高、功耗也小。静管较少，因此集成度高、功耗也小。静 态态RAM使用方便，不需要刷新。使用方便，不需要刷新。 一、一、RAM的基本结构的基本结构 RAM的基本结构如下图所示：的基本结构如下图所示：存储矩阵存储矩阵 地址译码器地址译码器 和读写电路和读写电路 地址地址 片选信号片选信号 读写控制信号读写控制信号 数据输入数据输入 和输出信号和输出信号 7 下图是二元寻址的下图是二元寻址的M字字1位位RAM结

6、构图，它的存储矩阵结构图，它的存储矩阵 是是nm位。地址译码器分位。地址译码器分行译码行译码器和器和列译码列译码器，只有行及列器，只有行及列 共同选中的单元才能进行读、写。这种寻址的方式所需要行线共同选中的单元才能进行读、写。这种寻址的方式所需要行线 和列线的总数较少。例如要存储和列线的总数较少。例如要存储256字字1位的容量，采用一元位的容量，采用一元 寻址就需要寻址就需要256条字线，若采用二元寻址只需条字线，若采用二元寻址只需n=16，m=16，共，共 32条线也就可以了。条线也就可以了。 n m R 列列 地地 址址 全全 0 行行 地地 址址 全全 0 1 1 W 8 二、二、RAM

7、的存储单元的存储单元 I/O 电电路路 I /O0 OE An-1 WE I /Om-1 CE A0 Ai Ai+1 存存储储 阵阵 列列 行行 译译 码码 列列 译译 码码 1.静态随机存取存储器静态随机存取存储器(SRAM) SRAM 的本结构 CE OE WE =100 高阻高阻 CE OE WE =00X 输入输入 CE OE WE =010 输出输出 CE OE WE =011 高阻高阻 9 SRAM 的工作模式的工作模式 工作模式工作模式 CE WE OE I /O0 I /Om -1 保持保持 (微功耗微功耗) 1 X X 高阻高阻 读读 0 1 0 数据输出数据输出 写写 0

8、0 X 数据输入数据输入 输出无效输出无效 0 1 1 高阻高阻 10 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列选选择择线线) Xi (行行选选择择线线) 数数 据据 线线 数数 据据 线线 D D 位位 线线 B 位位 线线 B 存存储储 单单元元 RAM存储单元存储单元 静态静态SRAM(Static RAM) 双稳态存储单元双稳态存储单元 电路电路 列存储单元公用的门列存储单元公用的门 控制管，与读写控制电路相接控制管，与读写控制电路相接 Yi 1时导通时导通 本单元门控制管本单元门控制管:控控 制触发器与位线的制触发器与位线的 接通。接通。Xi =1

9、时导通时导通 来自列地址译码来自列地址译码 器的输出器的输出 来自列地址译码来自列地址译码 器的输出器的输出 11 T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列列选选择择线线) Xi (行行选选择择线线) 数数 据据 线线 数数 据据 线线 D D 位位 线线 B 位位 线线 B 存存储储 单单元元 RAM存储单元存储单元 静态静态SRAM(Static RAM) T5、T6导通导通 T7 、T8均导通均导通 Xi =1 Yj =1 触发器的输出与数据触发器的输出与数据 线接通，该单元通过线接通，该单元通过 数据线读取数据。数据线读取数据。 触发器与位线接通触发器

10、与位线接通 12 动态存储单元及基本操作原理动态存储单元及基本操作原理 T 存储单元存储单元 写操作写操作:X=1 =0 WE T导通，电容器导通，电容器C与位线与位线B连通连通 输入缓冲器被选输入缓冲器被选 通，数据通，数据DI经缓冲经缓冲 器和位线写入存器和位线写入存 储单元储单元 如果如果DI为为1，则向，则向 电容器充电，电容器充电，C存存 1;反之电容器放反之电容器放 电电,C存存0 。 刷新刷新R 行选线行选线X O D 读读/写写 WE I D 输出缓冲器输出缓冲器/ 灵敏放大器灵敏放大器 刷新缓冲器刷新缓冲器 输入缓冲器输入缓冲器 位位 线线 B 2.动态随机存取存储器动态随机

11、存取存储器 13 读操作读操作:X=1 =1 WE T导通，电容器导通，电容器C与位线与位线B连通连通 输出缓冲器输出缓冲器/灵敏放大器灵敏放大器 被选通，被选通，C中存储的数据中存储的数据 通过位线和缓冲器输出通过位线和缓冲器输出 T 刷新刷新R 行选线行选线X O D WE I D 输出缓冲器输出缓冲器/ 灵敏放大器灵敏放大器 刷新缓冲器刷新缓冲器 输入缓冲器输入缓冲器 位位 线线 B 每次读出后，必须及时每次读出后，必须及时 对读出单元刷新，即此对读出单元刷新，即此 时刷新控制时刷新控制R也为高电平，也为高电平， 则读出的数据又经刷新则读出的数据又经刷新 缓冲器和位线对电容器缓冲器和位线

12、对电容器C 进行刷新。进行刷新。 14 3. 存储器容量的扩展存储器容量的扩展 位扩展可以利用芯片的并联方式实现。位扩展可以利用芯片的并联方式实现。 CE A11 A0 WE D0 D1 D2 D3 WECEA0 A11 4K4位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D15 CE A0A11 4K4位 I/O0 I/O1 I/O2 I/O3 WE (1) 字长（位数）的扩展字长（位数）的扩展-用用4KX4位的芯片组成位的芯片组成4KX16 位的存储系统。位的存储系统。 15 RAM存储容量的扩展存储容量的扩展 (2)(2)字数的扩展字数的扩展用用用用8KX8位的芯片

13、组成位的芯片组成32KX8位的存储系统。位的存储系统。 RAM1 D0 D7 A0 A1 2 CE1 芯片数=4 RAM1 D0 D7 A0 A1 2 CE1 RAM1 D0 D7 A0 A1 2 CE1 RAM1 D0 D7 A0 A1 2 CE1 系统地址线数=15 系统:A0 A14 A13 A14? 2000H 2001H 2002H 3FFFH 4000H 400H 4002H 5FFFH 6000H 6001H 6002H 7FFFH 0000H 0001H 0002H 1FFFH 芯片:A0 A12 16 32K8位存储器系统的地址分配表位存储器系统的地址分配表 各 RAM 芯片

14、 译码器 有效输 出端 扩展的地 址输入端 A14 A13 8K8位RAM芯片地址输入端 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 对应的十 六进制地 址码 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0001H 0002H 1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

15、0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H 2001H 2002H 3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H 400H 4002H 5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1

16、 1 1 1 1 1 1 1 6000H 6001H 6002H 7FFFH 17 A12 A0 CE WE D7 D0 8K 8 位位 （） 8K 8 位位 （） 8K 8 位位 （） 8K 8 位位 （） D7 D0 A12 A0 WE A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A12 A0 CE WE D7 D0 A12 A0 CE WE D7 D0 A12 A0 CE WE D7 D0 字数的扩展可以利用外加译码器控制存储器芯片的片选输字数的扩展可以利用外加译码器控制存储器芯片的片选输 入端来实现。入端来实现

17、。 18 6.1.2 只读存储器只读存储器ROM 19 只读存储器，工作时内容只能读出，不能随时写入，所只读存储器，工作时内容只能读出，不能随时写入，所 以称为只读存储器。以称为只读存储器。(Read-Only Memory) ROM的分类的分类 按写入情况划分按写入情况划分 固定固定ROM 可编程可编程ROM PROM EPROM E2PROM 按存贮单元中按存贮单元中 器件划分器件划分 二极管二极管ROM 三极管三极管ROM MOS管管ROM 一、一、ROM的的 定义与基本结构定义与基本结构 存储矩阵 地址译码 器 地址输 入 ROM的定义与基本结构的定义与基本结构 数据输出 控制信号输

18、入 输出控制电路 地址译码器 存储矩阵 输出控制电路 20 一、固定一、固定ROM 图图中采用一个中采用一个2线线4线地址译码器将两个地址码线地址译码器将两个地址码A0、Al译成四译成四 个地址个地址W0W3。存储单元是由二极管组成的。存储单元是由二极管组成的44存储矩阵，其中存储矩阵，其中1 或或0代码是用二极管有无来设置的。即当译码器输出所对应的代码是用二极管有无来设置的。即当译码器输出所对应的W（ 字线）为高时，在线上的二极管导通，将相应的字线）为高时，在线上的二极管导通，将相应的D（位线）与（位线）与W相相 连使连使D为为1，无二极管的，无二极管的D为为0，如图中所存的信息为：，如图中

19、所存的信息为： D0：0101；D1：1110；D2：0011；D3：1010。 21 三、三、ROM（二极管（二极管PROM）结构示意图结构示意图 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 存储 矩阵 位线 字线 输出控制电路 M=44 地址译码器 22 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 线线- -4 线线 译译码码器器 字线与位线的交点都是一个字线与位线的交点都是一个 存储单元。交点处有二极管存储单元。交点处有二极管 相当

20、存相当存1 1，无二极管相当存，无二极管相当存0 0 当当OE=1时输出为高阻状态时输出为高阻状态 00 01 01 11 1101 1110 1000 1101 地 址 A1A0D3D2D1D0 内 容 当OE=0时 23 A6 A7 A4 A5 D0 +VD D R R R R Y0 Y1 Y14 Y15 4 线线 | 1 16 6 线线 译译 码码 器器 1 16 6 线线-1线线数数据据选选择择器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字线 存储 矩阵 位线 字线与位线的字线与位线的 交点都是一个交点都是一个 存储单元

21、。存储单元。 交点处有交点处有 MOS管相当存管相当存 0，无，无MOS管管 相当存相当存1。 两维译码两维译码 24 四、紫外线擦除、电可编程的四、紫外线擦除、电可编程的EPROM2716器件器件 EPROM2716是是2118位可改位可改 写存储器，有写存储器，有11位地址线位地址线A0 A10，产生字线为，产生字线为2048条，条，D7 D0是是8位数据输出位数据输出/输入线，编程输入线，编程 或读操作时，数据由此输入或输或读操作时，数据由此输入或输 出。出。 CS为片选控制信号，是低电平为片选控制信号，是低电平 有效。有效。 OE/PGM为读出为读出/写入控制端低写入控制端低 电平时输

22、出有效，高电平进行编程，电平时输出有效，高电平进行编程， 写入数据。写入数据。 25 五、集成电路五、集成电路ROM D7 D0 PGM 输输出出缓缓冲冲器器 Y 选选通通 存存储储阵阵列列 CE OE 控控制制逻逻辑辑 Y 译译码码 X 译译码码 A16 A0 VPP GND VCC AT27C010， 128K8位ROM 26 CEOEPGM工作模式工作模式A16 A0VPPD7 D0 读读00XAiX数据输出数据输出 输出无效输出无效X1XXX高阻高阻 等待等待1XXAiX高阻高阻 快速编程快速编程010AiVPP数据输入数据输入 编程校验编程校验001AiVPP数据输出数据输出 27

23、6.2 可编程逻辑器件可编程逻辑器件PLD 6.2.1 PLD基本结构 6.2.2 PLD分类 6.2.3 通用阵列逻辑GAL 6.2.4 复杂可编程逻辑器件CPLD 6.2.5 现场可编程门阵列FPGA 28 可编程逻辑器件是一种可以由用户定义和设置逻可编程逻辑器件是一种可以由用户定义和设置逻 辑功能的器件。该类器件具有逻辑功能实现灵活、集辑功能的器件。该类器件具有逻辑功能实现灵活、集 成度高、处理速度快和可靠性高等特点。成度高、处理速度快和可靠性高等特点。 6.2.1 PLD基本结构基本结构 与门与门 阵列阵列 或门或门 阵列阵列 乘积项乘积项和项和项 PLD主体主体 输入输入 电路电路

24、输入信号输入信号 互补互补 输入输入 输出输出 电路电路 输出函数输出函数 反馈输入信号反馈输入信号 可由或阵列直接输出，构成组合输出；可由或阵列直接输出，构成组合输出； 通过寄存器输出，构成时序方式输出通过寄存器输出，构成时序方式输出。 1、PLD的基本结构的基本结构 29 输 出 或 门 阵 列 与 门 阵 列 输 入 B A Y Z (b) 与门与门 阵列阵列 或门或门 阵列阵列 乘积项乘积项 和项和项 互补互补 输入输入 30 2. PLD的的逻辑符号表示方法逻辑符号表示方法 (1)(1) 连接的方式连接的方式 硬硬线线连连接接单单元元 被被编编程程接接通通单单 被被编编程程擦擦除除单

25、单元元 31 (2)(2)基本门电路的表示方式基本门电路的表示方式 L=A+B+C+ D DA BC L=ABC 与门或门 A B C D L A B C 6.2.4复杂可编程逻辑器件复杂可编程逻辑器件CPLD 54 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 逻辑块 一、一、 CPLD的结构的结构 可 编 程 内 部 连 线 矩 阵 I/O I/O 更多成积项、更多宏单元、更多的输入信号。更多成积项、更多宏单元、更多的输入信号。 55 通用的通用的CPLD器件逻辑块的结构器件逻辑块的结构 内部内部 可编可编 程连程连 线区线区 n n 宏单元宏单元 1 1 宏单元宏单元 2 2

26、宏单元宏单元 3 3 可编可编 程乘程乘 积项积项 阵列阵列 乘积乘积 项分项分 配配 宏单元宏单元 m m 内部内部 可编可编 程连程连 线区线区 m m m m I/OI/O 块块 Xilnx XG500: 90个个36变量的乘积项变量的乘积项,宏单元宏单元36个个 Altera MAX7000:80个个36变量的乘积项变量的乘积项,宏单元宏单元16个个 56 到上一个宏单元到上一个宏单元 来自上一个宏单元来自上一个宏单元 乘积项分配电路乘积项分配电路 G G3 3 S S8 8 G G2 2 G G1 1 S S6 6 S S7 7 乘积乘积 项置项置 位位 全局复位全局复位 M M2

27、2 S S1 1 S S2 2 S S3 3 S S4 4 S S5 5 1 1 0 0 M M1 1 M M4 4 G G5 5 G G4 4 全局时钟全局时钟 3 3 S S R R D/TD/T C CLKLK FFFF M M5 5 全局置位全局置位 乘积项乘积项 复位复位 乘积项输出使能乘积项输出使能 OEOE M M3 3 到内部可编到内部可编 程连线区程连线区 PTOE PTOE 到下一个宏单元到下一个宏单元 来自下一个宏单元来自下一个宏单元 到到 I/OI/O 单元单元 OUTOUT 到到 I/OI/O 单元单元 3 3 XG500系列乘积项分配和宏单元 可编程可编程 数据分配

28、数据分配 器器 可编程数据可编程数据 选择器选择器 宏输出宏输出 57 可编程内部连线可编程内部连线 可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与可编程内部连线的作用是实现逻辑块与逻辑块之间、逻辑块与 I/O块之间以及全局信号到逻辑块和块之间以及全局信号到逻辑块和I/O块之间的连接。块之间的连接。 连线区的可编程连接一般由连线区的可编程连接一般由 E2CMOS管实现。管实现。 可编程连接原理图可编程连接原理图 内部连线内部连线 宏单元或宏单元或 I/O 连线 连线 E2CMOS 管 管 T 当当E2CMOS管被编程为导通时，管被编程为导通时， 纵线和横线连通；未被编程为截纵线和横线连

29、通；未被编程为截 止时，两线则不通止时，两线则不通。 58 I/O单元是单元是CPLD外部封装引脚和内部逻辑间的接口。每个外部封装引脚和内部逻辑间的接口。每个 I/O单元对应一个封装引脚，对单元对应一个封装引脚，对I/O单元编程，可将引脚定单元编程，可将引脚定 义为输入、输出和双向功能。义为输入、输出和双向功能。 I/O单元单元 到其他到其他 I/O 单单 元元 输入缓冲输入缓冲 输出缓冲驱输出缓冲驱 动动 VCCIN T D1 D2 VCCIO I/O 1 0 M 到到 内内 部部 可可 编编 程程 连连 线线 区区 OUT PTO E 来来 自自 宏宏 单单 元元 全全 局局 输输 出出

30、使使 能能 可编程可编程 接地接地 可编程可编程 上拉上拉 摆率摆率 控制控制 到其他到其他 I/O 单元单元 r r r O E 数据选择器数据选择器 提供提供OE号。号。 OE=1, I/O引引 脚为输出脚为输出 59 二、二、CPLD编程简介编程简介 编程过程（编程过程（Download或或Configure）：将编程数据写入这些）：将编程数据写入这些 单元的过程。单元的过程。 用户在开用户在开 发软件中发软件中 输入设计输入设计 及要求。及要求。 检查、分析检查、分析 和优化。完和优化。完 成对电路的成对电路的 划分、布局划分、布局 和布线和布线 编程的实现：由可编程器件的开发软件自动

31、生成的。编程的实现：由可编程器件的开发软件自动生成的。 生成生成 编程编程 数据数据 文件文件 写入写入 CPLD 60 计算机根据用户编写的源程序运行开发系统软件，产生相应的计算机根据用户编写的源程序运行开发系统软件，产生相应的 编程数据和编程命令，通过五线编程电缆接口与编程数据和编程命令，通过五线编程电缆接口与CPLD连接连接。 将电缆接到计算机的并行口，通将电缆接到计算机的并行口，通 过编程软件发出编程命令，将编程过编程软件发出编程命令，将编程 数据文件（数据文件（* *JEDJED）中的数据转换成）中的数据转换成 串行数据送入芯片。串行数据送入芯片。 编程条件编程条件 （1）专用编程电

32、缆；（）专用编程电缆；（2）微机；（）微机；（2）CPLD编程软件。编程软件。 61 将多个将多个CPLD器件以串行的方式连接起来，一次完成多个器件器件以串行的方式连接起来，一次完成多个器件 的编程。这种连接方式称为菊花链连接。的编程。这种连接方式称为菊花链连接。 TDO TDI TM S TCK EPM7032S SDI1 SDI2 SDI3 SDOSDOSDO U1 U2 U3 EPM7032S EPM7032S 多个多个CPLD器件串行编程器件串行编程 62 前面讨论的可编程逻辑器件基本组成部分是与前面讨论的可编程逻辑器件基本组成部分是与 阵列、或阵列和输出电路。再加上触发器则可实现阵列、或阵列和输出电路。再加上触发器则可实现 时序电路。