[考试复习题库精编合集]自考《计算机组成原理》综合题库_2

1、考试复习题库精编合集自考计算机组成原理综合题库考试复习题库精编合集自考计算机组成原理综合题库1、【简答题】8位无符号整数和8位定点原码整数的表示范围分别是多少？5分解析：8位无符号整数的范围：0255.8位定点原码整数的范围：-127127.2、【简答题】在浮点数中，阶码的正负和尾数的正负各代表什么含意？对实际数值的正负与大小有何影响？5分解析：阶码为正，表示将尾数扩大。阶码为负，表示将尾数缩小。尾数的正负代表浮点数的正负。3、【简答题】SRAM依靠什么存储信息？DRAM依靠什么存储信息？何为存“0”？何为存“1”？5分解析：SRAM依靠双稳态电路（内部交叉反馈）存储信息，其中一种稳态为0，另

2、一种稳态则为1.DRAM依靠电容暂存电荷存储信息，充电至高电平为1，放电至低电平为0.4、【简答题】静态存储器依靠什么存储信息？动态存储器又依靠什么原理存储信息？试比较它们的优缺点。5分解析：静态存储器以双稳态触发器为存储信息的物理单元，依靠内部交叉反馈保存信息。速度较快，不需动态刷新，但集成度稍低，功耗大。动态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0.集成度高，功耗小，速度悄慢，需定时刷新。5、【简答题】存储器芯片中采用地址复用技术有什么优点？5分解析：要增加一存储器芯片的容量时，其所需的地址线也要随之增加，如果采用地址复用技术，将把地址分批送入芯片。这样可以保证不增

3、加芯片的地址引脚，从而保证芯片的外部封装不变。6、【简答题】在“Cache主存辅存”三级存储体系中，“Cache主存”结构与“主存辅存”结构的引入各为了解决什么问题？5分解析：“Cache主存”结构的引入是为了解决主存与CPU速度不匹配的问题。“主存辅存”结构的引入是为了解决主存储器容量不足的问题。7、【简答题】在CPU中，哪些寄存器属于控制用的指令部件？它们各起什么作用？5分解析：程序计数器PC，提供取指地址，从而控制程序执行顺序。指令寄存器IR，存放现行指令，作为产生各种微操作命令的基本逻辑依据。状态寄存器SR，记录程序运行结果的某些特征标志，或用来设置程序运行方式与优先级。参与形成某些微

4、操作命令。8、【简答题】微程序控制器如何产生微指令？微指令、微程序与机器指令之间的对应关系如何？5分解析：微程序控制器是从控制存储器中读取微指令，从而产生微指令。一条微指令包含的微指令控制实现一步（一个时钟周期）操作，若干条微指令组成的一段微程序解释执行一条机器指令，整个微程序实现指令系统功能。9、【简答题】总线接口的分类方法有哪几类？请分别按这几种方法说明接口的分类。5分解析：按数据传送的格式分为：串行接口、并行接口。按时序控制方式分为：中断接口、DMA接口、程序查询方式接口。10、【简答题】何谓存储总线？何谓I/O总线？各有何特点？5分解析：存储总线是连接CPU和主存储器之间的专用总线，速

5、度高。I/O总线是连接主机（CPU、M）与I/O设备之间的总线，可扩展性好。11、【简答题】何谓同步传送方式？何谓异步传送方式？5分解析：同步方式：数据传送由一个统一的时序信号同步定时（或：从同一个公共的时钟信号中获得定时信号）。有固定的时钟周期、总线周期划分。异步方式：数据传送用应答方式实现，没有时钟周期划分；总线周期根据实际需要而定，需长则长、能短则短。12、【简答题】计算机系统中异步控制方式的三个主要特点是什么？5分解析：系统中没有统一的时钟，各部件有自己的时钟信号，各个微操作的进行是采用应答方式工作。13、【简答题】在字符显示器中，何时访问一次字符发生器？其地址码如何形成？5分解析：每

6、当点（列）计数器一个计数循环后，就访问一次缓冲存储器，紧跟着访问一次字符发生器。由缓冲存储器读出的字符代码作为高位地址，线（行）计数器的计数值作为低位地址。14、【简答题】请说明常见的中断处理程序入口产生方法。5分解析：现在普遍采用向量中断方式：将各中断处理程序入口地址组织在中断向量表中，存在主存中的一段特定区域；获得批准的中断源向CPU送入一个编码（如中断类型码），CPU将它变换为一个向量地址；据此访问中断向量表，从中读取处理程序入口地址。15、【简答题】以DMA方式实现传送，大致可分为哪几个阶段？5分解析：DMA传送前的预置阶段（DMA初始化）数据传送阶段（DMA传送）传送后的结束处理16、【简答题】请比较说明中断方式与DMA方式的异同（产生方式、处理方式、应用场合等方面）。5分解析：相同点：二者都