数字逻辑课程设计报告数字电子钟设计

1、武汉工程大学 计算机科学与工程学院综合设计报告设计名称： 数字逻辑综合设计 设计题目： 数字电子钟设计 学生学号： 专业班级： 学生姓名： 学生成绩： 指导教师（职称）： 课题工作时间： 至 成绩评定表学生姓名： 学号： 0905030104 班级： 智能01 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。由设计负责人给出完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。10能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，内容翔

2、实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一；图表完备、符合规范要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩： 分 补充说明： 指导教师： （签字）日 期： 年 月 日答辩记录表学生姓名： 陈仁婧 学号： 09050301

3、04 班级： 智能01 答辩地点： 答辩内容记录答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。答辩小组成员（签字）： 年 月 日指导教师： （签字）日 期： 年 月 日指导教师评语一、 综合设计目的、条件、任务和内容要求：设计目的1， 掌握定时计数器、移位寄存器的功能及应用；2， 进一步了解实际应用中时序逻辑电路的设计和调试方法。3， 学会常用数字电路的设计。设计内容1， 利用实验装置自带的1hz信号作为秒脉冲信号，设计一个六位显示的数字电子钟；

4、2， 设计时钟的计数器；数字钟的“秒”、“分”信号产生电路是由六十进制计数器构成，“时”信号产生电路由二十四进制计数器实现。利用两个7490（二-五十进制计数器）构成六十进制计数器和二十四进制计数器。 指导教师签字： 年 月 日二、 进度三、 应收集资料及主要参考文献：【1】.朱勇 数字逻辑中国铁道出版社 【2】.陆坤主 电子设计技术电子科技大学出版社 【3】.谢自美 电子线路设计 华中理工大学出版社 【4】.吕思忠 数字电路实验与课程设计哈尔滨工程大学出版社 【5】.康华光 电子技术基础（数字部分）高等教育出版社 【6】.杨颂华 数字电子技术基础 西安电子科技大学出版社 .【7】.曹昕燕.

5、eda实验与课程设计 清华大学出版社 四、 课程设计摘要（中文）：报告围绕此次数字钟的设计进行介绍、总结，包含了设计的步骤，前期的准备，电路的连接。考虑数字钟电路的基本构造后，进行了仿真实验，每块芯片各设计为几进制，最后实现了数字钟设计所要求的各项功能：时钟显示功能;快速校准时间功能和清零功能。数字钟是采用数字电路实现对时、分、秒进行数字显示的计时装置, 它是以不同的计数器为基本单元构成的，用途十分广泛，只要有计时、计数的存在，便要用到数字钟的原理及结构；同时在日常生活中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费者的喜爱。广泛用于个人家庭,车站, 码头办公室等

6、公共场所,成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度运用超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。关键字：数字钟；校准；芯片五、课程设计abstract（英文）：the designing of the digital clock on the report were in

7、troduced and summarized, including design steps, the preparation.then we use simulation software. otherwise, the reset of the circuit and each chip designed for which system should be considered. the clock display function; rapid calibration time functions.digital clock is a digital circuit on the h

8、ours, minutes and seconds digital display of the timing device, which is based on the counter as the basic unit of a different composition, the use of a wide range, as long as the timing, the existence of counting, we use the digital clock the principle and structure; also in everyday life, with its

9、 compact, low cost, travel time and high precision, easy to use, multi-function, ease of integration and by the majority of consumers. keywords: digital clock;calibration;chip- 19 -目 录摘要1abstract.2第一章 课题背景.31.1电子技术课程设计的概要,目的与意义.31.1.1电子技术课程设计的方法和步骤.31.2 设计任务与要求.51.2.1数字钟的设计目的. .51.2.1数字钟的设计要求.5第二章 设

10、计简介及设计方案论述. .62.1 基本设计思路. .62.1.1 设计方案论述.6 第三章 详细设计.73.1 秒脉冲的产生.73.1.1分频电路设计.83.2 时钟显示电路设计.83.2.1 秒计数、译码及显示部分的设计.93.2.2 分计数、译码及显示部分的设计.93.2.3 时计数、译码及显示部分的设计.123.3 清零设计.123.3.1 清零设计.123.4 校时电路设计.12第四章 设计结果及分析.144.1设计结果及分析.14总结. .15 致谢.17参考文献.18摘 要报告围绕此次数字钟的设计进行介绍、总结，包含了设计的步骤，前期的准备，电路的连接。考虑数字钟电路的基本构造后

11、，进行了仿真实验，每块芯片各设计为几进制，最后实现了数字钟设计所要求的各项功能：时钟显示功能;快速校准时间功能和清零功能。数字钟是采用数字电路实现对时、分、秒进行数字显示的计时装置, 它是以不同的计数器为基本单元构成的，用途十分广泛，只要有计时、计数的存在，便要用到数字钟的原理及结构；同时在日常生活中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费者的喜爱。广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度运用超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便而且

12、大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。关键字：数字钟；校准；芯片abstractthe designing of the digital clock on the report were introduced and summarized, including design steps, the preparation.then we use simulation software.

13、otherwise, the reset of the circuit and each chip designed for which system should be considered. finally realized the digital clock design requirements of various functions: the clock display function; rapid calibration time functions.digital clock is a digital circuit on the hours, minutes and sec

14、onds digital display of the timing device, which is based on the counter as the basic unit of a different composition, the use of a wide range, as long as the timing, the existence of counting, we use the digital clock the principle and structure; also in everyday life, with its compact, low cost, t

15、ravel time and high precision, easy to use, multi-function, ease of integration and by the majority of consumers. widely used in personal family, stations, terminals and other public places, the office has become indispensable for daily life necessities. keyword: digital clock;calibration;chip第一章 课题

16、背景（或绪论、概述）1.1.数字钟设计的概要,目的与意义数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且可以实现更多的功能，如：定时控制、整点报时、闹钟、触摸报整点时数等，在现实生活中，各种数字钟已得到了非常广泛的使用。数字钟的设计方法有许多种，例如,可用中小规模集成电路组成数字钟，也还可以利用单片机来实现数字钟等。这些方法都各有其特点，其中利用中小规模集成电路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设计比较复杂，对于制作者焊接和布线有较高的要求。用单片机实现的电子钟具有结构简

17、单，并便于功能的扩展，但需要涉及到汇编以及c语言编写程序，对设计者有较高的要求。本次设计为用中小规模集成电路组成数字钟。1.1.1数字钟设计的方法和步骤数字钟电路设计方法在设计一个电路系统时，首先必须明确系统的设计任务，根据任务进行方案选择，然后对方案中的各部分进行单元电路的设计、参数计算和器件选择，最后将各部分连接在一起，画出一个符合设计要求的系统电路图。一、明确系统的设计任务要求对系统的设计任务进行具体分析，充分了解系统的性能、指标、内容及要求，以便明确系统应完成的任务。二、方案选择把系统要完成的任务分解为若干个单元电路，并画出一个能表示各单元功能的整机原理框图。方案选择的重要任务是根据掌

18、握的知识和资料，针对系统提出的任务、要求和条件，完成系统的功能设计。在此过程中要敢于探索，勇于创新，争取方案的设计合理、可靠、经济、功能齐全、技术先进。并且对方案要不断进行可行性和优缺点的分析，最后设计出一个完整框图。三、单元电路的设计、参数计算和器件选择根据系统的指标和功能框图，明确各部分任务，进行各单元电路设计、参数计算和器件选择。单元电路的设计单元电路是整机的一部分，只有把单元电路设计好才能提高整机设计水平。每个单元电路设计前都需明确本单元电路的任务，详细拟订出单元电路的性能指标，与前后级之间的联系，分析电路的组成形式。具体设计时，可以模仿成熟的先进的电路，也可以创新或改进，但都必须保证

19、性能要求。而且，不仅单元电路本身要求设计合理，各单元电路间也要互相配合，注意各部分的输入、输出信号和控制信号的关系。参数计算为保证单元电路达到功能指标要求，就需要用电子技术知识对参数进行计算，例如放大电路中各电阻值、放大倍数；振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理，正确利用计算公式，计算的参数才能满足设计要求。计算参数时，同一个电路可能有几组数据，注意选择一组能完成电路设计功能、在实践中真正可行的参数。器件选择（1） 阻容元件的选择注意功耗、容量、频率和耐压范围是否满足要求。（2）集成电路的选择根据电路功能、性能指标选择集成电路。注意集成电路的功耗、电源电压、工作速度

20、是否满足设计要求。通过查阅有关设计手册，进行元器件的选择。四、电路图的绘制电路图通常是在系统框图、单元电路设计、参数计算和器件选择的基础上绘制的，它是电路组装、调试和维修的依据。绘制电路图时，注意以下几点：（1） 元器件布局合理、排列均匀、图面清晰、便于阅读。（2） 注意信号流向。一般从输入端或信号源开始，由左至右或上至下按信号的流向依次画出各单元电路，而反馈通路的信号流向则与此相反。（3） 图形符号标准，适当标注。（4） 连线应为直线，尽量少交叉和折弯。1.2设计任务与要求1.2.1数字钟的设计目的1. 掌握数字电子钟的设计方法；2. 掌握常用数字集成电路的功能和使用。1.2.1数字钟的设计

21、要求1. 时钟显示功能，能够十进制显示“时”、“分”、“秒”; 2. 小时高位具有零熄灭功能; 3. 具有整点报时功能; 4. 具有快速校准时间的功能。后面几张分别以上内容。第二章 设计简介及设计方案论述2.1 基本设计思路校正电路校正电路校正电路时计时器分计时器秒计时器振荡器显示器显示器显示器 图2-1数字电子钟原理 数字电子钟原理如 图2-1 所示。一个具有计时、校时、显示等基本功能的数字钟主要由振荡器、计数器、分频器，校时电路、等四部分组成。利用实验装置自带的1hz信号作为秒脉冲信号。秒计数器计满60后向分计数器产生进位脉冲，分计数器计满60后向时计数器产生进位脉冲，时计数器按照模24的

22、规律计数。计数器的输出经显示译码器后送显示器显示。当电路计时出现误差是，可以由校时电路分贝对 “时”、“分”、“秒”进行校准。并能达到清零效果。2.1.1 设计方案论述由数字钟电路的结构图可知，整个电路由振荡器、计数器、分频器，译码显示器、校时电路、等五部分组成。设计时可以首先分别完成各部分电路设计，然后再将各部分组装成一个整体。石英晶体振荡器和分频器产生稳定的校时信号和“秒”计时信号。对“秒”计时信号进行60 进制计数，形成“分”计时信号和秒计数值；再对“分”计时信号进行60 进制计数，形成“时”计时信号和分计数值；进一步对“时”计时信号进行24 进制计数得到时计数值。计数器的输出经显示译码

23、器后送显示器显示。当电路计时出现误差是，可以由校时电路分贝对 “时”、“分”、“秒”进行校准。第三章 详细设计3.1 秒脉冲的产生方波信号发生器是数字钟的一个重要组成部分，其稳定度及频率精度决定了数字钟计时的准确度。一般来说，方波信号发生器的频率越高。方波信号发生器通常选用石英晶体构成的振荡器或者定时555与rc组成的多谐振荡器。假定选用555构成的多多谐振荡器，产生频率f=1khz的方波信号，则可设计出相应电路，电路图如图3-1所示。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确.图3-1秒脉冲的产生3.1.1分频电路设计分频电路的功能是对方波信号产生器产生的方波信号进

24、行分频处理，一方面形成计时所需的标准秒脉冲信号（1khz的方波信号），另以方面提供数字钟功能扩充时所需的信号，如放电视台正点报时用的1khz的高音频信号500khz的低音频信号等。如图 3-1-1分频电路设计，选用7490可以构成分频电路产生所需信号。 图 3-1-1分频电路设计3.2 时钟显示电路设计数字钟实际上是一个对标准频率(1hz)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1hz时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.数字钟的计数电路是用两个六十进制计数电路和24进制计数电路实现的。数字钟的

25、计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以60进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。图3-2时钟显示电路设计3.2.1 秒计数、显示部分的设计 秒计数器为m=60的计数器，即显示0059，采用中规模集成电路双十进制计数器至少需要2片，因为10 m 100。本电路采用两片74ls90实现。当个位达到1010时，产生尖脉冲送给十位。当十位达到0110时，产生尖脉冲给分计数器。两者级联构成60进制计

26、数器。图 3-2-1 秒计数译码电路 3.2.2 分计数、显示部分的设计分计数器同秒计数器一样为m=60的计数器，即显示0059，采用中规模集成电路双十进制计数器至少需要2片，因为10 m 100。它的个位为十进制，十位为六进制。本电路采用两片74ls90实现。当个位达到1010时，产生一个下降脉冲送给十位计数器。当十位达到0110时，产生尖脉冲给分计数器。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,进位原理与秒电路完全相同，由分向时的进位与由秒进位相同原理。 图3-2-2 分计数译码电路 3.2.3 时计数、显示部分的设计时为二十四进制计数器，显示为0023，个位仍为

27、十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。 用74ls90设计24进制电路与60进制电路原理基本相同，只是把原来60清零改为目前24清零即可。 图3-2-3 时计数译码电路 3.3 清零设计3.3.1 清零设计将输入端a分别接至两个二脚或门再接到u1和u2的r0(1)r1(2)端。因为由7490的功能表可知当r0(1)r1(2)端全为零时计数清零，当输入为高电平时“秒”清零。a图3-3-1 清零电路3.3 校时电路设计当数字钟计时出现误差时，必须对时间进行校正，通常称为“校时”。校时时数字钟应该具备的比本功能，一般要求能对时，分，秒分别进行校正。重新接通电

28、源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.校正时电路的设计要求是：在进行“时”校正时，不影响“分”和“秒”的正常计数；在进行“分”校正时，不影响“时”和“秒”的正常计数；在进行“秒”的校正时，不影响“时”和“分”的正常计数。为此，可设置3各开关分别作为时，分，秒的校时控制开关。此外，根据时间误差的大小，可考虑两种校时方法：一种方法是采用单脉冲进行手动校时，拨动校时开关后，每按一次单脉冲按钮相应计数器增1；另一种方法是利用秒计时脉冲进行自动

29、校时，拨动校时开关后，在秒计时脉冲作用下相应计数器自动递增，直至增加希望的值后再将校时开关拨回初始状态。根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入。其中图3-4满足两种方法。图3-4 校时电路第四章 设计结果及分析4.1设计结果及分析用proteus软件绘制好电路图，开始运行，经过多次调试和改装，电路终于能正常运行，并实现设计要求所有功能。本次实验基本达到了老师的要求，实现了数字钟的时钟显示功能、清零、校时功能。如图4-1。图 4-1 实验结果显示总 结设计过程中遇到的问题及其解决方法.在连接六进制的过

30、程中,发现电路只能4,5的跳动,后经发现是由于接到与非门接错所至,经纠正后能正常显示.在显示开关已经切换到时钟显示时，操作时钟校正按钮时，显示器显示数据依然不改变，分，时电路可以正常进位。反复试验后，把校时开关处于锁定状态，不能校时，切换校时开关即可解决。在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片的问题.经检查,校正电路的连线错误。在连接秒校正电路也就是清零电路的过程中，出现分和时的校正都无法正常工作，而且秒的进位也只到20就

31、清零，而且秒的十进位无数字。初步猜想可能是因为短路，在反复检查中，发现在秒校正时忽略了很多问题。在连续的过程中，对芯片仍然了解不够，所以又通过查资料，重新连接得到正确的电路。在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法.我在本实验中只用到了74ls90和555，所以我对74ls90有了些许了解。74ls90是由模2和模5计数器组成。由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），将b 输入同qa 输出连接即可，输入计数脉冲可加到输入a 上，此时输出就如相应的功能表上所要求的那样。ls90 可以获得对称的十分频计数，办法是将qd 输出接到a 输入端，并把输入计数脉冲加到b 输入端，在qa 输出端处产生对称的十分频方波。555振荡器由555与r、c组成的多些振荡器，由555多些振荡器振荡频率公式可得将c2、r9、r10、rp取适当的值即可得到频率为1hz的秒脉冲。且rp具有微调电路工作频率的功能，本电路可产生比较