数字电路课程设计报告数字时分秒计时器设计

1、 2007级电子信息班 数字电路课程设计 数字电路课程设计报告时分秒计时器课程名称： 数字时分秒计时器设计 姓名： 学号： 专业： 电子信息科学与技术 指导老师： 2009年12月25日一、设计任务及要求：设计任务： 利用自己所学过的科学文化知识，设计并制作一个时分秒计时器，并完成设计说明书。要 求： 1、有时分秒计数，数码扫描显示输出； 2、有清零端和计数使能端； 3、在功能允许的情况下，可以自由发挥。 指导老师签名： 年 月 日 二、指导老师评语：指导老师签名： 年 月 日 三、成绩 总分： 目 录一、概述及设计目的41.1 概述41.2 设计目的5二、设计思路6三、设计过程73.1 方案

2、论证73.2 电路设计14四、系统调试与结果16五、主要仪器与设备18六、设计体会19数字时分秒计时器设计1、概述及设计目的1.1 概述近年来随着科技的飞速发展，eda的应用正在不断地走向深入。时分秒计时器的出现，解决了人们的时间意识问题，更是给人们提供了精确的时间观念，不会因为时间问题而发生纠纷。时分秒计时器是日常学习生活、电器制造，工业自动化控制、国防、实验等等的理想计时器。本设计的时分秒计时器系统采用eda软件绘图，利用计数原理，结合显示电路、电源电路设计计时器，将软件和硬件有机地结合起来，使得系统能够实现数字显示，显示时间为时分秒计数，每秒自动加1，满59秒自动向分钟位进位，秒位清零，

3、满59分钟自动向时位进1，分秒位清零，满12小时全部清零，重新计算，能够精确地进行时间计数。其中硬件系统可以采用vhdl语言编写程序，也可以采用绘图形式，十二进制，六十进制并在eda环境中进行观察，在仿真中就可以观察到实际的工作状态，调试波形就可以观察到程序运行结果。系统主要功能：时钟功能，在数码管上显示小时，分钟，秒钟。当其单位定位秒当期计数显示59秒时再来一个脉冲秒钟清零并向分钟进一，以此类推，当满59分59秒时，再来一个脉冲则分钟秒钟清零并向小时进一，当计数为11时59分59秒时，则全部清零，重新计数。该时分秒计时器的显示有计数器的每位分别接给译码器再由显示管显示数字，以便观察。1.2设

4、计目的1、学习数字电路中的基本器件、计数器及译码显示等单元电路的综合应用。2、学习电子钟的调试方法。3、巩固和加深对maxplusii cpld开发系统的理解和应用。4、掌握硬件实验装置的方法。5、掌握综合性电路的设计、仿真、下载、调试方法。1.3功能时分秒计时器集成了计数器、译码器和驱动等电路，能对时间进行精确地计时，具有清零等控制功能。设计一个可以满足以下要求的简易时分秒计时器1、时分秒计时器由六位7端led显示器显示，其中两位显示小时，两位显示分钟，两位显示秒钟，计时范围为0时0分0秒到11时59分59秒；2、具有清零等控制功能。2、设计思路2.1原理1、时分秒计时器的进制： 秒钟位：计

5、数范围为0秒59秒，是六十进制； 分钟位：计数范围为0分59分，是六十进制； 小时位：计数范围为0时11时，是十二进制。所以系统应该包括2个六十进制计数器，1个十二进制计数器。2、时分秒计时器的基准信号：以周期为1秒的计时脉冲作为一个比较精准的计时基准信号输入到秒位计数器的时钟端。3、数码管显示电路：将计数器的输出的值用数码显示需要bcd-七段数码管译码显示，将时分秒计时器的各位动态显示在数码管上。4、体统整体实现：新建原理图设计文件，将以上各个模块连接起来，构成一个时分秒计时器。3 设计过程3.1方案论证1、数字时分秒计时器的工作原理： 数字时分秒计时器是一种常用的计时器，它能实现计数和清零

6、的功能。它的设计原理就是利用数字电路逻辑中的知识，使用中规模集成电路芯片组合而成。其工作原理如下图所示，它是由秒信号发生器、时分秒计数器、译码电路和数码显示器四个部分组成，各部分工作原理和电驴分别介绍如下： 数码显示器 译码电路 时分秒计数器 秒信号发生器时分秒计时器工作原理图其中：（1）秒信号发生器：利用一些定时器构成多谐振荡做时钟源，产生1hz的脉冲；（2）时分秒计数器：利用74161芯片做一个十二进制的时计数器，利用两个74160芯片做两个六十进制的分和秒计数器，其中秒和分、分和时之间为六十进制，使它们分别产生进位；（3）译码器：对脉冲计数进行译码输出到显示单元中；（4）数码显示器：采用

7、六片led显示器把各位的数值显示出来，是时分秒计数器的最终输出，有时、分、秒位。2.各模块功能介绍如下：（1）时钟发生单元 时钟发生器可以采用石英晶体振荡产生1hz时钟信号，也可以用555定时器构成的多谐振荡器，555定时器是一种性能较好的时钟源，构造简单，采用555定时器构成的多谐振荡作为数字时分秒计数器的输入脉冲源。因为输出要求为1hz的，选择占空比为50%，选择合适电阻进行连接可在输出端输出频率为1hz的矩形波信号，即t=1s的时钟源。将其接入计数端的cp端。（2）计数单元 计数器74160、74161可以分别实现十进制和十六进制计数功能，本设计是采用一个74161构成一个十二进制的计数

8、器，用四个74160构成两个六十进制的计数器，将三者按一定顺序和规则连接，构成我们所要的时分秒计时器。其中，其构成的电路图如下所示： 十二进制计数器 十六进制计数器注：十进制计数器74160简介：74ls160是一个实现十进制计数的加法计数器，下图为它的引脚排列，下表为其功能介绍和功能表。 74ls160其具体功能详述如下：1.计数脉冲从clk输入，其中en/ep为控制芯片的信号，当en/ep输入为1时，芯片正常工作，当en/ep输入为0时，芯片处于保持状态。2.a、b、c、d作为输入端，qa、qb、qc、qd作为输出端，co为进位输出端。3.clrn为异步清零端，当clrn输入为0时，实现异

9、步清零，即qaqbqcqd=0000，ldn为同步置数端，当abcd=0000时，ldn输入为0时，实现同步清零，即qaqbqcqd=0000。74160功能表：输入输出异步清零 同步置零 时钟信号 控制信号clrn ldn clk en/ep 0 0 1 1 0 1qd qc qb qa 保持异步置零 同步预置数十六进制计数器74161简介：74ls161是一个实现十六进制计数的加法计数器，下图为它的引脚排列，下表为其功能介绍和功能表。 74ls161其具体功能详述如下：1.计数脉冲从clk输入，其中en/ep为控制芯片的信号，当en/ep输入为1时，芯片正常工作，当en/ep输入为0时，芯

10、片处于保持状态。2.a、b、c、d作为输入端，qa、qb、qc、qd作为输出端，co为进位输出端。3.clrn为异步清零端，当clrn输入为0时，实现异步清零，即qaqbqcqd=0000，ldn为同步置数端，当abcd=0000时，ldn输入为0时，实现同步清零，即qaqbqcqd=0000。74161功能表：输入输出异步清零 同步置零 时钟信号 控制信号clrn ldn clk en/ep 0 0 1 1 0 1qd qc qb qa 保持异步置零 同步预置数（3）译码显示单元 74ls48是bcd码到七段显示译码器，它可以直接驱动共阴极数码管。它的管脚图如下所示： 74ls48其中，ab

11、cd分别为输入端，oa ob oc od oe of og分别为输出端接到数码显示管上的abcdefg上。ltn称为测试数码管信号，ltn=0时，则所有的二极管都发光，称为一个“8”字，表示数码管显示正常，可以正常工作，否则不能。bin称为灭灯信号，当bin=0时，则无论abcd为何值，均不显示；rbin称为灭零信号，当rbin=0时，如果abcd=0000，则显示管不显示，rbon称为灭零输出端，当abcd=0000时，则rbon输出为0。74ls48功能表：输入输出测试灯信号灭灯信号 灭零信号 输入信号ltn bin rbin abcd0 1 0 1 1 0 00001 1 1 0000显

12、示值 rbon8 1无 无0 0显示数码管如下图所示：需要显示时，只需将74ls48的显示译码器的输出端接到数码显示管上对应的位置即可。3.2电路设计（1）不带显示译码的数字时分秒计数器设计电路图如下所示： 时分秒计时器电路图模块介绍：clock模块：十二进制的模块，实现时位进制功能；clock2模块：六十进制的模块，实现分、秒位进制功能。（2）带有显示译码器的时分秒计时器电路图如下所示： 带有显示译码器的时分秒计时器模块介绍：clock3模块： 是时分秒计数器模块，实现时分秒计时功能；74ls48：显示译码器。4、系统调试与结果将各个芯片在max+plusii中进行仿真，仿真结果如下所示： 十二进制计数器模块 十二进制计数器仿真波形图 六十进制计数器模块 六十进制计数器仿真波形图（1） 六十进制计数器仿真波形图（2） 时分秒计时器模块 时分秒计时器仿真波形图（1） 时分秒计时器仿真波形图（2）5、主要仪器设备1.试验箱2.十进制计数器74ls1603.六十进制计数器74ls161四片4.555触发器一片5.显示译码器74ls48 六片6.lc5011-11 共阴极led显示器六片7.各种门芯片和导线6、设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理