电子科大-数电-数字逻辑设计第六章

1、电子科大电子科大- -数电数电- -数字逻辑设计第六章数字逻辑设计第六章 2 2 第第6 6章章 组合电路设计实例组合电路设计实例 桶式移位器桶式移位器 简单浮点编码器简单浮点编码器 双优先级编码器双优先级编码器 级联比较器级联比较器 关模比较器关模比较器 3 3 桶式移位器桶式移位器 具有具有n个个数据输入数据输入和和n个个数据输出数据输出 控制输入控制输入：指定输入输出之间如何移动数据：指定输入输出之间如何移动数据 （移位方向、移位类型、移动的位数）（移位方向、移位类型、移动的位数） 设计一个简单设计一个简单1616位桶式移位器（向左移位）位桶式移位器（向左移位） 16个数据输入和个数据输

2、入和16个数据输出个数据输出 若输入：若输入：0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 则输出则输出：5 6 7 8 9 10 11 12 13 14 15 0 1 2 3 4 用用4位控制输入位控制输入S3:0指定移动位数，例指定移动位数，例: S=0101， 思路：输出的每一位都是从思路：输出的每一位都是从1616个输入中选出的个输入中选出的 多路复用器（数据选择器多路复用器（数据选择器） 需要解决的问题：需要解决的问题： （1 1）需要多少个）需要多少个1616选选1 1的多路复用器？的多路复用器？ （2 2）如何控制输出移位？）如何控制输出移位？ 4

3、4 方案一：利用方案一：利用7474x151x151 1 1、如何扩展路复用器？、如何扩展路复用器？ 16 16个输入端；个输入端；4 4个地址选择端；个地址选择端； EN CBA Y D7D0 EN CBA Y D7D0D7:0 D15:8 S3 Y Y EN A B Y C Y D0 D7 74x151 当当S=0101时时 Y=D5 S2:0 S2:0 S3:0 D15:0 5 5 2 2、如何产生移位？、如何产生移位？ EN CBA D0 D1 D2 D3 D4 D5 D6 D7 74x151 Y Y DI0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 EN CBA D0

4、D1 D2 D3 D4 D5 D6 D7 74x151 Y Y S2:0 Y0 DI1 DI2 DI3 DI4 DI5 DI6 DI7 DI0 S2:0 Y1 DI2 DI3 DI4 DI5 DI6 DI7 DI0 DI1 S2:0 Y2 通过控制数据输入端的连接产生移位通过控制数据输入端的连接产生移位 6 6 EN A B Y C Y D0 D7 74x151 2 2、如何产生移位？、如何产生移位？ 通过控制数据输入端的连接产生移位通过控制数据输入端的连接产生移位 EN CBA Y D7D0 EN CBA Y D7D0DIN7:0 DIN15:8 Y0 S2:0 S2:0 S3 DIN8:1

5、 DIN0,15:9 Y1 74x151 74x151 绿色表示高位绿色表示高位 红色表示低位红色表示低位 7 7 P334 图图6-1 DIN14:7 DIN6:0,15 DIN13:6 DIN5:0,15,14 DIN0,15:9 DIN8:1 DIN15:8 DIN7:0 DIN15:0 S3:0 DOUT15 DOUT14 DOUT1 DOUT0 DOUT15:0 S2:0 S3 74x151 74x151 74x151 74x151 74x151 74x151 74x151 74x151 8 8 P334 图图6-1 DIN14:7 DIN6:0,15 DIN13:6 DIN5:0,

6、15,14 DIN0,15:9 DIN8:1 DIN15:8 DIN7:0 DIN15:0 S3:0 S2:0 S3 74x251 74x251 74x251 74x251 74x251 74x251 74x251 74x251 利用三态输出利用三态输出 74x251 DOUT15:0 基本原理：基本原理： 利用多路复用器，利用多路复用器， 通过控制数据输通过控制数据输 入端的连接使输入端的连接使输 出产生移位。出产生移位。 并行处理并行处理 负载太大负载太大 9 9 方案二：利用方案二：利用7474x157x157 G S A4A0 B4B0 Y4Y0 74x157 DIN3:0 DIN2:

7、0,3 如何利用如何利用2 2输入输入4 4位多路复用控制移位？位多路复用控制移位？ 基本原理：基本原理： 利用多路复用器，利用多路复用器， 通过控制数据输通过控制数据输 入端的连接使输入端的连接使输 出产生移位。出产生移位。 当当S=0时，时，Y=A，不移位不移位 当当S=1时，时，Y=B，相当于移动一位相当于移动一位 改变改变A端输入数据的连接顺序端输入数据的连接顺序 可以使输出：左可以使输出：左/右移动一或多位右移动一或多位 1010 74x157 A4A0 B4B0 G S Y4Y0 YO3:0 YO7:4 YO11:8 YO15:12 DI3:0 DI7:4 DI11:8 DI15:

8、12 DI2:0,15 DI6:3 DI10:7 DI14:11 S0 DI15:0YO15:0 A4A0 B4B0 G S Y4Y0 A4A0 B4B0 G S Y4Y0 A4A0 B4B0 G S Y4Y0 S = 0 Y = A 不移位不移位 S = 1 Y = B 移动移动1位位 注意移位方向注意移位方向 11 11 DI15:0 74x157 74x157 74x157 74x157 S0 74x157 74x157 74x157 74x157 S1 74x157 74x157 74x157 74x157 S2 74x157 74x157 74x157 74x157 S3 DO15:

9、0 S3:0 Si=1： 移动移动1 1位位移动移动2 2位位移动移动4 4位位移动移动8 8位位 Si=0：不移动不移动 串行方式，节省器件，延迟大，串行方式，节省器件，延迟大，P335 P335 图图6-26-2 1212 首先解决的几个问题：首先解决的几个问题： 如何确定第一个如何确定第一个“1 1”的位置？的位置？ 如何确定如何确定3 3位指数？位指数？ 如何从第一个如何从第一个“1 1”开始选出开始选出4 4位？位？ 浮点编码器浮点编码器 11010110100 1101 27 0110100 00100101111 1001 25 01111 00000000010 0010 20

10、 0 2111 2101 2000 从第一个从第一个“1 1”开始取开始取4 4位位 由第一个由第一个“1 1”的位置决定的位置决定 3 3位指数位指数 浮点数的表示：浮点数的表示： B M 2E T 截位误差截位误差 优先编码器优先编码器 优先编码器的输出优先编码器的输出 数据选择器数据选择器 1313 （1 1）如何确定第一个如何确定第一个“1 1”的位置？的位置？ A2 A1 A0 GS EO EI I7 I1 I0 74x148 优先编码器优先编码器 B10_L B4_L B3_L 11010110100 00100101111 00000000010 B M2ET E2_L E1_L

11、 E0_L 通常通常 M3=1 只有只有B10_LB3_L都无效都无效 M3=0 （3 3）如何从第一个如何从第一个“1 1”开始选出开始选出4 4位位M3M2M1M0？ （2 2）如何确定如何确定3 3位指数？位指数？ （由（由GS端获得）端获得） 1414 （1 1）如何确定第一个如何确定第一个“1 1”的位置？的位置？ 多路复用器多路复用器 只需要选出只需要选出 M2 M1 M0 （3 3）如何从第一个如何从第一个“1 1”开始选出开始选出4 4位位M3M2M1M0？ （2 2）如何确定如何确定3 3位指数？位指数？ M2 E2 E1 E0 B2 B3 B9 EN Y Y A B C D

12、0 D1 D7 74x151 同样的，通过改变同样的，通过改变 数据输入端的连接数据输入端的连接 可以得到可以得到M2M1M0 通常通常 M3=1 只有只有B10_LB3_L都无效都无效 M3=0（由（由GS端获得）端获得） P337 图图6-3 M2_L E0_L E1_L E2_L B9_L B8_L B2_L 注意注意 有效有效 电平电平 1515 双优先级编码器双优先级编码器 A2A0 GS EO EI 74x148 I7I0 利用利用7474x148x148 找出最高优先级找出最高优先级 如何找第二高优先级？如何找第二高优先级？ 先先“排除排除”最高优先输入最高优先输入 再用再用74

13、74x148x148找一次找一次 其他输入不变其他输入不变 强制最高优先输入无效强制最高优先输入无效 利用译码器和利用译码器和“与门与门”实现实现 （注意有效电平）（注意有效电平） 可以找出最高和第二高优先级的编码器可以找出最高和第二高优先级的编码器 需要需要2个优先编码器个优先编码器 1个译码器、若干个译码器、若干“与门与门” 1616 R_L7:0 A2A0 GS EO EI 74x148 I7I0 Y7Y0 GI 74x138 CBA G2A,B A2:0 AVALID 最高优先输入为最高优先输入为0 0，其余输入为，其余输入为1 1 A2A0 GS EO EI 74x148 I7 I0

14、 B2:0 BVALID 1717 级联比较器级联比较器 3 3片片7474x682x682构成构成2424位比较器位比较器 P0P7 P=Q Q0Q7 PQ P0P7 P=Q Q0Q7 PQ P0P7 P=Q Q0Q7 PQ 7:0 15:8 23:16 P23:0Q23:0 PEQQ PGTQ P338 6.1.4 P340 图图6-7 1818 关模比较器关模比较器 输入：两个输入：两个8位无符号二进制整数位无符号二进制整数 X 和和 Y 一个控制信号一个控制信号 M 输出：输出：8位无符号二进制整数位无符号二进制整数 Z 逻辑功能：逻辑功能：M = 1，Z = min(X,Y) M =

15、 0，Z = max(X,Y) 思路：（核心问题）思路：（核心问题） （1 1）比较）比较X,YX,Y的大小的大小 （2 2）使）使Z Z为为X,YX,Y之一之一 （3 3）控制逻辑）控制逻辑 比较器（比较器（8 8位）位） 多路复用器（二选一）多路复用器（二选一） 根据根据MM和和X,YX,Y大小控制大小控制 多路复用器的地址选择端。多路复用器的地址选择端。 G S 1A4A 1B4B 74x157 1Y4Y 1919 控制逻辑控制逻辑 M Z 比较器比较器 X YXY 思路：（核心问题）思路：（核心问题） （1 1）比较）比较X,YX,Y的大小的大小 （2 2）使）使Z Z为为X,YX,Y

16、之一之一 （3 3）控制逻辑）控制逻辑 比较器（比较器（8 8位）位） 多路复用器（二选一）多路复用器（二选一） 根据根据MM和和X,YX,Y大小控制大小控制 多路复用器的地址选择端。多路复用器的地址选择端。 关模比较器原理框图关模比较器原理框图 2020 控制逻辑控制逻辑 M Z 比较器比较器 X Y XY G S 1A4A 1B4B 74x157 1Y4Y G S 1A4A 1B4B 74x157 1Y4Y P70 Q70 74x682 P=Q PQ X7:0 Y7:0 Z7:0 S=0 Y=A S=1 Y=B M 2121 M M PQ_L S 0 0 0 1 1 0 1 1 S=0 Y

17、=A S=1 Y=B 0 1 1 0 G S 1A4A 1B4B 74x157 1Y4Y G S 1A4A 1B4B 74x157 1Y4Y P70 Q70 74x682 P=Q PQ X7:0 Y7:0 Z7:0 P341P341图图6-86-8 M=1，min(X,Y) M=0，max(X,Y) 2222 组合逻辑部分小结组合逻辑部分小结 第第4 4章章 组合逻辑设计原理组合逻辑设计原理 第第5 5章章 组合逻辑设计实践组合逻辑设计实践 第第6 6章章 组合电路设计实例组合电路设计实例 2323 第第4 4章章 基本原理基本原理 开关代数基础开关代数基础 组合逻辑的基本分析、综合方法组合逻

18、辑的基本分析、综合方法 冒险冒险 开关代数的公理、定理开关代数的公理、定理 对偶、反演规则对偶、反演规则 逻辑函数的表示法逻辑函数的表示法 分析步骤，利用公式进行化简分析步骤，利用公式进行化简 设计方法、步骤设计方法、步骤 利用卡诺图化简，电路处理利用卡诺图化简，电路处理 无关项的化简、多输出函数的化简无关项的化简、多输出函数的化简 冒险的检查和消除冒险的检查和消除 2424 组合电路的分析组合电路的分析 分析的目的：分析的目的： 确定给定电路的逻辑功能确定给定电路的逻辑功能 分析步骤：分析步骤： 由输入到输出逐级写出逻辑函数表达式由输入到输出逐级写出逻辑函数表达式 对输出逻辑函数表达式进行化

19、简对输出逻辑函数表达式进行化简 判断逻辑功能（列真值表或画波形图）判断逻辑功能（列真值表或画波形图） 2525 分析图示逻辑电路的功能分析图示逻辑电路的功能 B3 B2 B1 B0 G3 G2 G1 G0 解：解：1、写表达式、写表达式 2、列真值表、列真值表 3、分析功能、分析功能 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 B3 B2 B1 B0G3 G2 G1 G0 0 0 0

20、0 0 0 0 1 0 0 1 1 G3 = B3 G2 = B3 B2 G1 = B2 B1 G0 = B1 B0 二进制码至格雷码的转换电路二进制码至格雷码的转换电路 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 2626 组合电路的综合组合电路的综合 问题问题 描述描述 逻辑逻辑 抽象抽象 选定选定 器件器件 类型类型 函数化简函数化简 电路处理电路处理 将函数将函数 式变换式变换 电路电路 实现实现 真值表真值表 或或 函数式

21、函数式 用门电路用门电路 用用MSIMSI组合组合 电路或电路或PLDPLD 2727 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 X1 X0Y1 Y0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 1 0 1 1

22、 0 1 0 0 1 P3 P2 P1 P0 设计设计2 2位数乘法器位数乘法器 1 1、列真值表、列真值表 输入：输入：X X、Y Y（2 2位）位） 输出：乘积输出：乘积P P（4 4位）位） P3 = X1X0Y1Y0 Y1Y0 X1X0 00 01 11 10 00 01 11 10 P2 1 11 2 2、用门电路实现、用门电路实现 利用卡诺图化简利用卡诺图化简 注意：多输出函数注意：多输出函数 3 3、电路处理、电路处理 2828 Y1Y0 X1X0 00 01 11 10 00 01 11 10 0 1111 1111 1111 111 Y1Y0 X1X0 00 01 11 10

23、 00 01 11 10 1 11 1 Y1Y0 X1X0 00 01 11 10 00 01 11 10 P2 1 11 P3 = X1X0Y1Y0 P2 = X1Y1 (X1X0Y1Y0) = X1Y1P3 2929 Y1Y0 X1X0 00 01 11 10 00 01 11 10 P1 1 1 1 11 1 Y1Y0 X1X0 00 01 11 10 00 01 11 10 P0 1 11 1 P3 = X1X0Y1Y0 P2 = X1Y1P3 P1 = X1Y0P3+X0Y1P3 P0 = X0Y0 Y1Y0 X1X0 00 01 11 10 00 01 11 10 P2 1 11

24、1 1 3030 比较：比较： 按多输出化简（蓝色）按多输出化简（蓝色） 按单个卡诺图化简（黑色）按单个卡诺图化简（黑色） P3 = X1 X0 Y1 Y0 P2 = X1X0Y1 + X1Y1Y0 P1 = X1Y1Y0 + X1X0Y0 + X0Y1Y0 + X1X0Y1 P0 = X0 Y0 P3 = X1X0Y1Y0 P2 = X1Y1P3 P1 = X1Y0P3+X0Y1P3 P0 = X0Y0 考虑：用用译码器实现考虑：用用译码器实现 直接表示为标准和形式直接表示为标准和形式 3131 人的血型有人的血型有A A、B B、ABAB、O O四种，输血者的血型与受血者的四种，输血者的血

25、型与受血者的 血型必须符合下面的关系。血型必须符合下面的关系。 设计逻辑电路判断输血者与受血者的血型是否符合规定。设计逻辑电路判断输血者与受血者的血型是否符合规定。 A B AB O A B AB O 输血者输血者 受血者受血者 解：解：1、逻辑抽象，得真值表、逻辑抽象，得真值表 用用X1X0对应输血者的血型（对应输血者的血型（0011） 用用Y1Y0对应受血者的血型（对应受血者的血型（0011） 输出输出F，1表示可以输血，表示可以输血，0表示不行表示不行 00 01 10 11 00 01 10 11 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 X1X0

26、 Y1Y0F 1 0 1 0 0 2、用门电路实现、用门电路实现 卡诺图化简卡诺图化简 （略）（略） 利用译码器利用译码器 利用多路复用器利用多路复用器 3232 第第5,65,6章章 设计实践设计实践 常用的中规模集成电路（常用的中规模集成电路（MSI） 编码器、译码器、多路复用器、奇偶校验、编码器、译码器、多路复用器、奇偶校验、 比较器、加法器、三态器件比较器、加法器、三态器件 掌握基本功能，级联的方法掌握基本功能，级联的方法 综合应用：利用基本综合应用：利用基本MSI器件作为基本单元设器件作为基本单元设 计更复杂的组合逻辑电路计更复杂的组合逻辑电路 文档标准和电路定时（了解）文档标准和电

27、路定时（了解） 3333 设计减法器设计减法器 方法一：利用真值表化简方法一：利用真值表化简 二进制减法表（二进制减法表（P22P22表表2-32-3） D = X Y BI BO = XY + XBI + YBI 方法二：利用加法器设计减法器方法二：利用加法器设计减法器 （XY）相当于（相当于（XY补）补） 对对Y求补：逐位求反求补：逐位求反1 1 X Y CI CO S X Y CI CO S X Y CI CO S B_L X0 Y0X1 Y1Xn Yn D0D1Dn 3434 设计将设计将BCDBCD码转换成余码转换成余3 3码的码制转换电路码的码制转换电路 方案一：利用基本门电路（方

28、案一：利用基本门电路（SSISSI）实现实现 1、列真值表、列真值表 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 X3X0F3F0 d 2、卡诺图化简（多输出函数）、卡诺图化简（多输出函数） 3、电路处理，得到电路图、电路处理，得到电路图 “与与- -或或”式式 “与非与非- -与非与非”式

29、式 “或或- -与与”式式 “或非或非- -或非或非”式式 方案二方案二：利用中规模集成电路利用中规模集成电路MSIMSI实现实现 译码器实现多输出函数译码器实现多输出函数 思考：有没有更好的方法？思考：有没有更好的方法？ 3535 X1X0 X3X2 00 01 11 10 00 01 11 10 F3 1 1 1 1 1 d d d d d d X1X0 X3X2 00 01 11 10 00 01 11 10 F2 1 1 1 1 1 d d d d d d X1X0 X3X2 00 01 11 10 00 01 11 10 F1 1 11 11 d d d d d d X1X0 X3X

30、2 00 01 11 10 00 01 11 10 F0 1 11 11 d d d d d d 3636 设计将设计将BCDBCD码转换成余码转换成余3 3码的码制转换电路码的码制转换电路 一个更好的方法：余一个更好的方法：余3码码 BCD码码 3 利用加法器（利用加法器（MSI）实现实现 A0 A1 A2 A3 B0 B1 B2 B3 C0 S0 S1 S2 S3 C4 74x283 X0 X1 X2 X3 F0 F1 F2 F3 VCC 1 1 0 0 3737 实现两个实现两个BCDBCD码的加法运算码的加法运算 思考：两个思考：两个BCD码与两个码与两个4位二进制数相加的区别位二进制

31、数相加的区别 如果如果(X+Y)产生进位信号产生进位信号C 或或 在在 10101111 之间之间 需要进行需要进行修正修正 结果加结果加6 利用利用 F 表示是否需要修正表示是否需要修正 F = C + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 X1X0 X3X2 00 01 11 10 00 01 11 10 1 1 1 1 1 1 F = C + S3S2 +S3S1 3838 相加相加判别判别修正修正 A0 S0 A1 S1 A2 S2 A3 S3 B0 B1 B2 B3 C0 C4 74x283 A

32、0 S0 A1 S1 A2 S2 A3 S3 B0 B1 B2 B3 C0 C4 74x283 X0 X1 X2 X3 Y0 Y1 Y2 Y3 F0 F1 F2 F3 C 实现两个实现两个BCDBCD码的加法运算码的加法运算 需要需要2个加法器，分别进行加法运算和修正个加法器，分别进行加法运算和修正 判别逻辑：判别逻辑： F = C + S3S2 +S3S1 电路组成电路组成 F 3939 分析下面电路，写出输出与输入之间的关系分析下面电路，写出输出与输入之间的关系 已知：输出为二进制数，已知：输出为二进制数， X30 和和 Y30 为十进制数的为十进制数的BCD码码 CI A3 A2 A1

33、A0 CO B3 S3 B2 S2 B1 S1 B0 S0 Y1 Y0 X3 X2 X1 X0 CI A3 A2 A1 A0 CO B3 S3 B2 S2 B1 S1 B0 S0 Y3 Y2 Z6 Z5 Z4 Z3 Z2 Z1 Z0 Y1 Y0 Y1 Y0 0 X3 X2 X1 X0+ C S3 S2 Z2 Z1 Z0 + Y3 Y2 Y3 Y2 0 0 0 Z6 Z5 Z4 Z3 Z2 Z1 Z0 Z = X+Y*2+Y*8 = X+Y*10 将十进制将十进制BCD数数YX转换为二进制数转换为二进制数Z (0100 1000)BCD = (0110000)2 Y3 Y2 Y1 Y0 0 X3

34、 X2 X1 X0+ + Y3 Y2 Y1 Y0 0 0 0 Z6 Z5 Z4 Z3 Z2 Z1 Z0 4040 第第4 4章教学大纲要求章教学大纲要求 重点学习掌握逻辑代数的公理、定理，对偶关系，重点学习掌握逻辑代数的公理、定理，对偶关系， 以及在逻辑代数化简时的作用；逻辑函数的表达形式：以及在逻辑代数化简时的作用；逻辑函数的表达形式： 积之和与和之积标准型、真值表；组合电路的分析：逻积之和与和之积标准型、真值表；组合电路的分析：逻 辑函数表达式的产生过程及逻辑函数表达式的基本化简辑函数表达式的产生过程及逻辑函数表达式的基本化简 方法方法函数化简方法；组合电路的综合过程：将功能函数化简方法；组合电路的综合过程：将功能 叙述表达为组合逻辑函数的表达形式、逻辑函数表达式叙述表达为组合逻辑函数的表达形式、逻辑函数表达式 的化简的化简函数化简方法和卡诺图化