计算机硬件技术及应用 第4章 CPU的结构和功能(2)微处理器

1、 第第 3 章章 微处理器微处理器 u了解了解8086微处理器的发展微处理器的发展; u掌握掌握8086微处理器的内部结构和寄存器作用微处理器的内部结构和寄存器作用; u掌握流水线技术的原理掌握流水线技术的原理; u掌握掌握RISC和和CISC计算机的特点。计算机的特点。 教教 学学 要要 求求 2 2、存储单元的地址、存储单元的地址 存储器以字节存储器以字节bytebyte（8 bit8 bit）为编程单位）为编程单位; ; 每个存储每个存储 单元存放一个字节的内容。单元存放一个字节的内容。 1 word = 2 byte = 16 bit1 word = 2 byte = 16 bit 1

2、 dw = 2 word 1 dw = 2 word 每个字节单元都有每个字节单元都有唯一的唯一的地址编码地址编码, ,称称存储单元的地址。存储单元的地址。 地址编码通常顺序排列：每个字节单元有一个地址，地址编码通常顺序排列：每个字节单元有一个地址， 从从0 0编号，顺序加编号，顺序加1 1 地址用二进制数无符号整数来表示地址用二进制数无符号整数来表示 （编程用十六进制表示）；（编程用十六进制表示）； 地址范围和存储容量的关系：存储容量地址范围和存储容量的关系：存储容量=2=2N N 运算器进行数据分析、计算和处理。运算器进行数据分析、计算和处理。 算术逻辑单元算术逻辑单元ALUALU, ,是

3、运算器的核心部件。执行算术运算、是运算器的核心部件。执行算术运算、 逻辑运算、移逻辑运算、移 位、比较等各种数据处理的操作。位、比较等各种数据处理的操作。 包括指令寄存器、指令译码器以及定时与控制电路。包括指令寄存器、指令译码器以及定时与控制电路。 根据指令译码的结果，处理程序指令，根据指令译码的结果，处理程序指令， 并协调各逻辑部件按一定时序工作。并协调各逻辑部件按一定时序工作。 每一个寄存器相当于运算器中的一个存储单元，但速度比存每一个寄存器相当于运算器中的一个存储单元，但速度比存 储器快，用来存放计算过程中所需要的或得到的各种信息；储器快，用来存放计算过程中所需要的或得到的各种信息； 包

4、括：操作数地址，操作数及运算的中间结果包括：操作数地址，操作数及运算的中间结果 8086内部结构有两个功能模块，完成一条指令的取指和执行功能。内部结构有两个功能模块，完成一条指令的取指和执行功能。 模块之一：总线接口单元模块之一：总线接口单元BIU 模块之二：执行单元模块之二：执行单元EU 主要负责指令译码和执行主要负责指令译码和执行 它它 ALU 是计算机的是计算机的 运算器运算器 内部暂存器内部暂存器 IP ES SS DS CS 输入输入/输出输出 控制电路控制电路 外部总线外部总线 执行部分执行部分 控制电路控制电路 1 2 3 4 5 6 ALU 标志寄存器标志寄存器 AH AL B

5、H BL CH CL DH DL SP BP SI DI 通用寄存器通用寄存器 地址加法器地址加法器 指令队列缓冲器指令队列缓冲器 执行部件执行部件 （EU) 总线接口部件总线接口部件 （BIU) 16位位 20位位 16位位 8位位 1514131211109876 54 32 10 OF SF ZF AF PF CFDF IF TF 用于串操作指令中，控制地址的变化方向：用于串操作指令中，控制地址的变化方向： 设置设置DFDF0 0，存储器地址自动增加；，存储器地址自动增加； 设置设置DFDF1 1，存储器地址自动减少。，存储器地址自动减少。 CLDCLD指令复位方向标志：指令复位方向标志

6、：DFDF0 0 STDSTD指令置位方向标志：指令置位方向标志：DFDF1 1 DF（Direction Flag）方向标志）方向标志 IF（Interrupt-enable Flag）中断允许标志）中断允许标志 用于控制外部可屏蔽中断是否可以被处理器响应：用于控制外部可屏蔽中断是否可以被处理器响应： 设置设置IFIF1 1，则允许中断；，则允许中断； 设置设置IFIF0 0，则禁止中断。，则禁止中断。 CLICLI指令复位中断标志：指令复位中断标志：IFIF0 0 STISTI指令置位中断标志：指令置位中断标志：IFIF1 1 用于控制处理器进入单步操作方式：用于控制处理器进入单步操作方式

7、： 设置设置TFTF0 0，处理器正常工作；，处理器正常工作； 设置设置TFTF1 1，处理器单步执行指令。，处理器单步执行指令。 单步执行指令单步执行指令处理器在每条指令执行结束时，处理器在每条指令执行结束时， 便产生一个编号为便产生一个编号为1 1的内部中断的内部中断; ; 这种内部中断称为单步中断这种内部中断称为单步中断; ; 所以所以TFTF也称为单步标志也称为单步标志; ; 利用单步中断可对程序进行逐条指令的调试利用单步中断可对程序进行逐条指令的调试; ; 这种逐条指令调试程序的方法就是单步调试这种逐条指令调试程序的方法就是单步调试 TF（Trap Flag）陷阱标志）陷阱标志 例：

8、二进制加法例：二进制加法 10010001B + 01110100B = 00000101B 1 0 0 1 0 0 0 1 + 0 1 1 1 0 1 0 0 1 0 0 0 0 0 1 0 1 进位进位 状态标志分析：状态标志分析： CF=1，产生进位，产生进位 AF=0，半字节无进位，半字节无进位 SF=0，结果为正，结果为正(最高位为最高位为0) ZF=0，结果不为，结果不为0 PF=1，结果偶数个，结果偶数个1 OF=0，将两个操作数作为有符号数，相加结果无溢出。，将两个操作数作为有符号数，相加结果无溢出。 10010001B = -6FH，01110100B = +74H (-6F

9、H) + (+74H) = +05H 加法加法OF溢出的判断：同号相加溢出的判断：同号相加,结果相异；结果相异； OF为为1 否则否则OF为为0(不产生溢出不产生溢出)。 例：二进制减法例：二进制减法 01110001B - 10001011B = 11100110B 0 1 1 1 0 0 0 1 - 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 0 借位借位 状态标志分析：状态标志分析： CF=1，产生借位，产生借位 AF=1，半字节产生进位，半字节产生进位 SF=1，结果为负，结果为负(最高位为最高位为1) ZF=0，结果不为，结果不为0 PF=0，结果奇数个，结果奇数

10、个1 OF=1，将两个操作数作为有符号数，相减结果产生溢出。，将两个操作数作为有符号数，相减结果产生溢出。 01110001B = +71H，10001011B = -75H (+71H) - (-75) = -1AH 减法减法OF溢出的判断：异号相减，差的符号与被减数相异，溢出的判断：异号相减，差的符号与被减数相异，OF为为1 否则否则OF为为0(不产生溢出不产生溢出)。 8086/8088的内部寄存器的内部寄存器 AH AL BH BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES (A) 累加器累加器 基地址寄存器基地址寄

11、存器 计数器计数器 数据寄存器数据寄存器 (SP) 堆栈指针寄存器堆栈指针寄存器 基地址寄存器基地址寄存器 源变址寄存器源变址寄存器 目的变址寄存器目的变址寄存器 (PC) 指令指针寄存器指令指针寄存器 (PSW) 状态标志寄存器状态标志寄存器 代码段寄存器代码段寄存器 数据段寄存器数据段寄存器 堆栈段寄存器堆栈段寄存器 附加段寄存器附加段寄存器 通用寄存器通用寄存器 控制寄存器控制寄存器 段寄存器段寄存器 8位寄存器位寄存器 1、地址线与寻址能力的关系地址线与寻址能力的关系 2 2、数据线与机器字长的关系、数据线与机器字长的关系 20 根地址线根地址线：寻址能力寻址能力1MB 地址范围地址范

12、围 00000H FFFFFH （1MB） 机器字长机器字长1616位位：仅能表示地址范围：仅能表示地址范围0000H FFFFH（64KB) 地址的表示方法地址的表示方法：逻辑地址和物理地址：逻辑地址和物理地址 物理地址物理地址: :操作数在存储器中的实际存储单元地址操作数在存储器中的实际存储单元地址.cpu.cpu向向 地址总线提供的是物理地址。地址总线提供的是物理地址。 逻辑地址逻辑地址的表示的表示段地址：偏移地址段地址：偏移地址 偏移地址偏移地址又称有效地址（又称有效地址（EAEA） 解决方法：解决方法： 将将1MB的的M分成很多逻辑段；分成很多逻辑段； 每每1616个字节为一小段，共

13、有个字节为一小段，共有64K64K个小段个小段 存储器的分段存储器的分段 1616位的位的R R中如何访问中如何访问2020位地址的位地址的M M空间？空间？ 小段的首地址小段的首地址 00000 H 0000F H 00010 H 0001F H 00020 H 0002F H FFFF0 H FFFFFH 段起始地址：小段首地址段起始地址：小段首地址 段的大小：段的大小：64K 64K 范围内的任意字节范围内的任意字节 段之间可以间隔；紧密相连；部分重叠；完全重叠段之间可以间隔；紧密相连；部分重叠；完全重叠 将逻辑地址将逻辑地址物理地址，即可访问物理地址，即可访问M 8086对逻辑段要求：

14、对逻辑段要求： 段地址低段地址低4位均为位均为0 每段最大不超过每段最大不超过64KB 8086对逻辑段并不要求：对逻辑段并不要求： 必须是必须是64KB 各段之间完全分开（即可以重叠）各段之间完全分开（即可以重叠） 存储器的存储器的逻辑逻辑分段：分段： 是否是否M中每个单元都可做段起点（段地址）？中每个单元都可做段起点（段地址）？ 1MB空间的分段空间的分段 1MB 1MB空间最多能分成多少个段？空间最多能分成多少个段？ 每隔每隔1616个存储单元就可以开始一个段，个存储单元就可以开始一个段， 所以所以1MB1MB最多可以有：最多可以有： 2 220 20 16162 216 16 64K

15、64K 个段个段 1MB 1MB空间最少能分成多少个段？空间最少能分成多少个段？ 每隔每隔64K64K个存储单元开始一个段，个存储单元开始一个段， 所以所以1MB1MB最少可以有：最少可以有： 2 220 20 2 216 16 16 16 个段个段 计算公式：物理地址计算公式：物理地址 =段地址段地址 16D + 偏移地址偏移地址 + 16 位位 段段 地地 址址 16 位位 偏偏 移移 地地 址址 20 位位 物物 理理 地地 址址 0000 例例：(DS) = 2100H, (BX) = 0500H (PA) = 21000H + 0500H = 21500H 物理地址的形成物理地址的形

16、成 物理地址物理地址 =段地址段地址 10H + 偏移地址偏移地址 程序的指令序列必须安排在代码段程序的指令序列必须安排在代码段; 程序使用的堆栈一定在堆栈段程序使用的堆栈一定在堆栈段; 程序中的数据默认是安排在数据段，程序中的数据默认是安排在数据段， 也经常安排在附加段，尤其是串操作的也经常安排在附加段，尤其是串操作的 目的区必须是附加段。目的区必须是附加段。 数据的存放比较灵活，实际上可以存放在数据的存放比较灵活，实际上可以存放在 任何一种逻辑段中。任何一种逻辑段中。 如何分配各个逻辑段如何分配各个逻辑段 段寄存器的使用规定段寄存器的使用规定 访问存储器的方式访问存储器的方式默认默认可超越

17、可超越偏移地址偏移地址 取指令取指令CSCS无无IPIP 堆栈操作堆栈操作SSSS无无SPSP 一般数据访问一般数据访问DSDSCS ES SSCS ES SS有效地址有效地址EAEA BPBP基址的寻址方式基址的寻址方式SSSSCS ES DSCS ES DS有效地址有效地址EAEA 串操作的源操作数串操作的源操作数DSDSCS ES SSCS ES SSSISI 串操作的目的操作数串操作的目的操作数ESES无无DIDI 存储单元的内容存储单元的内容 一个字要占用一个字要占用相继相继的两个字节的两个字节 低位字节存入低地址，高位字节存入高地址低位字节存入低地址，高位字节存入高地址 字单元地址

18、用它的字单元地址用它的低地址低地址来表示来表示 机器以机器以偶地址偶地址访问（读访问（读 / / 写）存储器写）存储器 存储单元的内容：存储单元的内容：一个存储单元中存放的信息。一个存储单元中存放的信息。 存储单元的内容可以存储单元的内容可以重复重复取出，直到存入新的信息；取出，直到存入新的信息； 同一地址既可看成字节单元的内容，又可看成字（双字）同一地址既可看成字节单元的内容，又可看成字（双字） 单元的内容。单元的内容。 1001 1111 0010 0110 0100 1000 地址地址 10000H 10001H 10002H 10003H 10004H 10005H 1000 0011

19、 0101 1100 1010 0010 访问两次内存访问两次内存 存储单元的内容的表示存储单元的内容的表示 字节内容字节内容 （10000H10000H）9FH9FH；（；（10001H10001H）26H26H 字内容字内容 （10000H10000H）269FH269FH；（；（10001H10001H）4826H4826H 双字内容双字内容 （10000H10000H）8348269FH8348269FH 8086的芯片内核的芯片内核 Intel 8086Intel 8086处理器处理器 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2

20、0 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GAD VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 BHE/S7 MN / MX RD HOLD (RQ / GT0) HLDA (WR /GT1) WR (LOCK) M / IO ( S2 ) DT / R ( S1 ) DEN ( S0 ) ALE (

21、 QS0 ) INTA ( QS1 ) TEST READY RESET 8086 CPU CPU工作在不同模工作在不同模 式时，引脚具有不同式时，引脚具有不同 的名称和定义。的名称和定义。 但是还有部分公用引但是还有部分公用引 脚在不同模式下具有脚在不同模式下具有 相同的含义。相同的含义。 RD S6 S6恒为低，恒为低， S5 S5反映标志寄存器反映标志寄存器IFIF位的状态位的状态 S4 S4、S3S3表示表示CPUCPU正在使用哪个段寄存器正在使用哪个段寄存器 S4S3特性特性 0 0 1 1 0 1 0 1 ES SS CS（或不是存储器操作）（或不是存储器操作） DS BHE/S7

22、 BHE/S7：高：高8 8位数据总线允许位数据总线允许/ /状态状态S7S7信号输出、三态。信号输出、三态。 分时复用做分时复用做BHEBHE时低电平有效，时低电平有效，S7S7为备用状态线，在为备用状态线，在DMADMA 时为高阻时为高阻. . S2 , S1 , S0 最大模式的特点：最大模式的特点： 1、多机系统、多机系统 2、CB的多数控制信号均由总线控制器的多数控制信号均由总线控制器8288提供。提供。 最小模式的特点：最小模式的特点： 1、单机系统、单机系统 2、CB的多数控制信号均由的多数控制信号均由8086的引脚直接提供。的引脚直接提供。 2424位位 物理地址物理地址 16

23、16位偏移位偏移 量或数据量或数据 2424位位 地址地址 总线总线 1616位位 数据数据 总线总线 存储器存储器 操作请求操作请求 指令单元指令单元IUIU 总线接口总线接口 单元单元BIUBIU 执行单元执行单元EUEU 通用寄存通用寄存 器组器组 ALUALU标志标志 寄存器寄存器 控制电路控制电路 指令译码器指令译码器 译码的指译码的指 令队列令队列 物理地址物理地址 发生器发生器 段寄存器段寄存器 段描述符段描述符 CacheCache 总线接总线接 口电路口电路 预取器预取器 指令预指令预 取队列取队列 地址单元地址单元 AUAU MMU 加法器加法器 段段Cache 界限和属界

24、限和属 性性PLA ALU控制控制 内部控制总线内部控制总线 控制电路控制电路 指令译码指令译码指令预取指令预取 保护检保护检 测部件测部件 译码和时译码和时 序序 控制控制 ROM 指令译指令译 码器码器 已译码的已译码的 指令队列指令队列 预取器预取器/界界 限检查器限检查器 指令预取指令预取 队列队列 桶型移位桶型移位 寄存器寄存器 ALU 乘乘/除器除器 寄存器组寄存器组 加法器加法器 页页Cache 控制和属控制和属 性性PLA 线线 性性 地地 址址 总总 线线 32位位 32位位 32位位 有效地址总线有效地址总线 有效地址总线有效地址总线34位位 32 位位 32位位 总线控制总线控制 请求判请求判 优器优器 地址驱动器地址驱动器 流水线总线流水线总线 宽度控制宽度控制 MUX/ 收发器收发器 并行移位并行移位 寄存器寄存器 寄存器文件寄存器文件 ALU 描述寄存器描述寄存器 段单元段单元 范围仲裁范围仲裁 用用PLA 高速缓高速缓 存单元存单元 8KB缓存缓存 地址地址 驱动器驱动器 数据总线数据总线 驱动器驱动器 总线控总线控 制器制器 TLB 页面单元页面单元 A31A2 BE0BE3 D31D0 各种控制各种控制 信号信号 总线接口总线接口 物理物理 地址地址 译码后指令传递译码后指令传递 控制控制 128位总线位总线 线性地址总线线性地址总线 32位