第4章组合逻辑电路-3

1、第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 2. 八选一数据选择器八选一数据选择器74151 四、数据比较器四、数据比较器 1. 四位并行数据比较器四位并行数据比较器7485 4. 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路 2. 数据比较器的应用举例数据比较器的应用举例 三、数据选择器三、数据选择器 1. 四选一数据选择器四选一数据选择器74153（2四选一四选一MUX） 4.2 4.2 中规模集成组合逻辑电路中规模集成组合逻辑电路 3. MUX的扩展的扩展 中规模集成组合逻辑电路中规模集成组合逻辑电路 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 五、全加器五、

2、全加器 2. 四位超前进位全加器四位超前进位全加器74283 3. 全加器的应用举例全加器的应用举例 1. 四位串行进位全加器四位串行进位全加器 作业作业 中规模集成组合逻辑电路中规模集成组合逻辑电路 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第3 3页页20212021年年6 6月月2323日星期三日星期三 三、数据选择器三、数据选择器 图图4.2.19 数据选择器数据选择器和和数据分配器数据分配器示意图示意图 数据选择器数据选择器又称又称多路选择器多路选择器( (Multiplexer, 简称简称MUX) )。每次。每次 在地址输入的控制下在地址输入的控制下, 从多路输入数据中

3、选择一路输出。从多路输入数据中选择一路输出。 数据选择器类似一个多投开关，而选择哪一路信数据选择器类似一个多投开关，而选择哪一路信 号由相应的一组控制信号控制。号由相应的一组控制信号控制。 中规模集成组合逻辑电路中规模集成组合逻辑电路 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 1.1.四选一数据选择器四选一数据选择器 图图4.2.20 (c) 四选一四选一MUX的简化符号的简化符号 四选一四选一MUX的卡诺图及逻辑表达式的卡诺图及逻辑表达式 图图4.2.21 74153的简化逻辑符号的简化逻辑符号 2.2.八选一数据选择器八选一数据选择器 图图4.2.22 (b) 八选一八选一MUX

4、的简化符号的简化符号 八选一八选一MUX的卡诺图及逻辑表达式的卡诺图及逻辑表达式 表表4.2.9 四选一四选一MUX的功能表的功能表 八选一八选一MUX的功能表的功能表 中规模集成组合逻辑电路中规模集成组合逻辑电路 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第5 5页页20212021年年6 6月月2323日星期三日星期三 4.4.用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路 3.3.MUX的扩展的扩展 例例1 1：用一片用一片74LS153组成组成8选选1MUX 例例2 2：用多片用多片74LS153组成组成8选选1和和16选选1MUX 例例1例例6 6： 用数据选择

5、器设计组合逻辑电路的步骤：用数据选择器设计组合逻辑电路的步骤： 例例4.2.1：分别用一片分别用一片74151和和-74153 实现函数实现函数 中规模集成组合逻辑电路中规模集成组合逻辑电路 用数据选择器分时传输组成动态译码用数据选择器分时传输组成动态译码 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第6 6页页20212021年年6 6月月2323日星期三日星期三 例例1：用一片用一片74LS153组成一个八选一组成一个八选一MUX: ( (高位高位) ) A A2 2 ( (低位低位) ) A A0 0 A A1 1 分析：分析：74153为为 2-四选一四选一MUX。 A2=0

6、 : 片片( (1) )工作；工作； A2=1 : 片片( (2) )工作。工作。 选选 择择 信信 号号 （3位）位） 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第7 7页页20212021年年6 6月月2323日星期三日星期三 可见可见, ,不用使能端也能进行扩展不用使能端也能进行扩展. . 例例2 2：用多片用多片74LS153组成组成 8选选1和和16选选1MUX。 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 例如：对于四变量函数，经一次降维后可用八选一例如：对于四变量函数，经一次降维后可用八选一 MUX实现，两次降维后可

7、用四选一实现，两次降维后可用四选一MUX实现。实现。 ( (1) )降维；降维； ( (2) )逻辑式或卡诺图比对，得选择器输入端数据；逻辑式或卡诺图比对，得选择器输入端数据； ( (3) )画逻辑图。画逻辑图。 例例1例例2 例例4.2.1 例例3例例4 例例5例例6 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第9 9页页20212021年年6 6月月2323日星期三日星期三 例例1 1：利用四选一选择器实现如下逻辑函数：利用四选一选择器实现如下逻辑函数： AGGARGARGARY 若选若选GA为地址为地址A1A0， )()()()( 01301201101

8、0 AADAADAADAADW 得：得： 0 AA 1 AG RDD 10 RD 2 变换得：变换得： ）（）（）（GAAGRAGRAGRY 1)( 1 3 D 和和 A G 则与四选一则与四选一MUX的逻辑式比较：的逻辑式比较： 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第1010页页20212021年年6 6月月2323日星期三日星期三 RAGGRAGARAGRGARZ )()()()( 01301201101011 AADAADAADAADSY 例例2 2： R A G )(1)()()(AGGARGARGAR 对比得：对比得： 数据选择器数据选择器 选

9、用选用 - - 7415374153 用用4 4选选1 1数据选择器实现交通灯监测电路。数据选择器实现交通灯监测电路。 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第1111页页20212021年年6 6月月2323日星期三日星期三 运用数据选择器产生运用数据选择器产生 8 位序列位序列01101001 。 解：解：利用利用1片八选一数据选择器，只需设置片八选一数据选择器，只需设置 D0=D3=D5=D6=0， D1=D2=D4=D7=1， 即可产生即可产生 01101001 序列。序列。 0101010101010 C 0011001100110 B 0000111100001 A

10、 F 数据选择器产生序列信号数据选择器产生序列信号 数据选择器数据选择器 B C A D0D1D2D3D4D5D6D7A2 A1 A0 F “1” “0” EN八选一八选一 0 1 1 0 1 0 0 1 0 1 1 0 1 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 例例4 4：用用74151设计函数设计函数 F = AB + AC 。 ( (1) )若若C、B、A分别接分别接A0、A1、A2 , 得到两得到两 个卡诺图个卡诺图, 则相应电路如图所示：则相应电路如图所示： 分析：分析： 图图 4.2.25 ( a ) 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录

11、章目录 第第1313页页20212021年年6 6月月2323日星期三日星期三 ( (2) )若若C、B、A分别接分别接A2、A1、A0， 得到两卡诺图，则相应的电路图如图所示：得到两卡诺图，则相应的电路图如图所示： 图图 4.2.25 ( b ) 接上例接上例 数据选择器数据选择器 可见，选择地址不同，所得电路不同！可见，选择地址不同，所得电路不同！ 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第1414页页20212021年年6 6月月2323日星期三日星期三 用卡诺图设计四选一数据选择器，实现如下逻用卡诺图设计四选一数据选择器，实现如下逻 辑函数：辑函数： F =(0, 1,

12、5, 6, 7, 9, 10, 14, 15) 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 例例6 6：用一片用一片74153设计一个设计一个1位全加器位全加器 。 解：解：1/2-74153和和1位全加器的诺图分别如下：位全加器的诺图分别如下： 降降1维维 降降1维维 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 D0=D3=Ci-1 D1=D2=Ci-1 D0= 0， D1=D2=Ci-1 D3=1 再将再将Ai、Bi 分别接分别接74153的的A1、A0，得图，得图 4.2.27 对比得对比得 对比得对比得 四选一四选一MUXMU

13、X卡诺图卡诺图 接上例接上例 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 图图 4.2.27 D0=D3=Ci-1 D1=D2=Ci-1 D0= 0， D1=D2=Ci-1 D3=1 接上例接上例 数据选择器数据选择器 1位全加器位全加器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 ( a ) ( b )图图 4.2.28 降降1维维 降降1维维 可用八选一可用八选一 MUXMUX实现实现 可用四选一可用四选一 MUXMUX实现实现 例例4.2.1：分别用一片分别用一片74151和和-74153 实现函数实现函数 F = ABC+ABC+ABD+ABD+A

14、CD。 数据选择器数据选择器 解：采用降维法解：采用降维法 DC CDC 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第1919页页20212021年年6 6月月2323日星期三日星期三 用用7415174151实现实现 ：A、B、C 分别接分别接A2、A1、A0 ； 再与再与74151的卡诺图的卡诺图比对，得比对，得74151数据输入端为：数据输入端为： D0=D3=D5= 1，D1=D2= 0，D4=D，D6=D7=D 图图 4.2.28 ( c ) 接上例接上例 D6D7D5D41 D2D3D1D00 10110100 A2 A1A0 D6D7D5D41 D2D3D1D00 1

15、0110100 A2 A1A0 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 D0= C，D1= C，D2= C+D，D3=D 用用7415374153实现实现：A、B分别接分别接-74153的的A1、A0 ； 再与再与74153的卡诺图的卡诺图比对，得比对，得-74153数据输入端为：数据输入端为： 图图4.2.28 (d) 接上例接上例 数据选择器数据选择器 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第2121页页20212021年年6 6月月2323日星期三日星期三 用数据选择器分时传输组成动态译码用数据选择器分时传输组成动态译码 功能？功能？ 数

16、据选择器数据选择器 当地址量变化周期大于当地址量变化周期大于25次次/ 秒，人眼则无明显闪烁感。秒，人眼则无明显闪烁感。 1 0 9738 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 四、数据比较器四、数据比较器 1. 四位并行数据比较器四位并行数据比较器7485 图图 4.2.29 ( c ) 简化符号简化符号 数码数码A输入端输入端 级联输入端级联输入端比较结果输出比较结果输出 数码数码B输入端输入端 数据比较器数据比较器 比较原则：比较原则： 高位相等，高位相等， 比较低位。比较低位。 低位数的低位数的 比较结果比较结果 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第2

17、323页页20212021年年6 6月月2323日星期三日星期三 本位数据相本位数据相 同时，最终同时，最终 结果取决于结果取决于 低位的级联低位的级联 4 4位数值比较器 位数值比较器 74857485功能表 功能表 表表4.2.10 数据比较器数据比较器 1. 1.先从高位比起，高位大的数值一定大；先从高位比起，高位大的数值一定大； 2. 2.若高位数相等，则继续比较低位数。若高位数相等，则继续比较低位数。 本位比较本位比较, , 即没有来自低位的比较结果时，即没有来自低位的比较结果时， 应令应令(AB)=(AB)=(AB)=(AB)=(AB)=0, (A=B)=1！ 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 图图 4.2.31 (2)(2)并联方式并联方式 数据比较器数据比较器 比较比较1616位二进制数：位二进制数： A A15 15A A0 0 B B15 15B B0 0 第第4章章 组合逻辑电路组合逻辑电路 章目录章目录 第第2626页页20212021年年6 6月月2323日星期三日星期三 设计一个比较器，完成三个设计一个比较器，完成三个 4 4 位数位数: : A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1