毕业设计（论文）锁相频率合成器的设计

1、目 录 第 1 章 绪论2 1.1 锁相技术的发展概况2 1.2 频率综合技术及其发展2 1.3 锁相环路的工作特点4 1.4 设计任务与实现方案4 第 2 章锁相频率合成器的设计6 2.1 锁相频率合成器6 2.1.1 锁相环路的基本组成6 2.1.2 使用前置分频器的锁相频率合成器的组成7 2.1.3 变模分频锁相频率合成器7 2.2基于 mc145146 的锁相频率合成器的设计 9 2.2.1 频率合成芯片 mc145146 及其外接部分的设计 10 2.2.2 环路滤波器的设计13 2.2.3 压控振荡器的设计14 2.2.4 前置预分频器的设计16 2.3 本设计中参数的确定16 2

2、.4 本章小结18 第 3 章 单片机控制部分19 3.1 单片机控制的原理19 3.2 单片机控制部分主要程序模块的处理流程图21 3.3 本章小结23 结 论24 参考文献25 致 谢27 附录 a 全电路原理总图28 第 1 章 绪论 1.1 锁相技术的发展概况 锁相技术是实现相位自动控制的一门学科。锁相原理在数学方面，早在 30 年代无线电技术发展的初期就已经出现.1930 年已经建立了同步控制理论 的基础.1932 年贝尔赛什(bellescize)第一次公开发表了锁相环路的数学描述, 用锁相环路提取相干载波来完成同步检波.到了 40 年代,电视接收机中的同步 扫描电路中开始广泛的应

3、用锁相技术,使电视图像的同步性能得到很大改善. 进入 50 年代,随着空间技术的发展,由杰斐(jaffe)和里希廷(rechtin)利用锁相 环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁 相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题.在 60 年代 维特比(viterbi)研究了无噪声锁相环路的非线性问题,并发表了”相干通信原 理”一书.到了 70 年代林特塞(lindscy)和查里斯(charles)进行了由噪声的一阶,二 阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析. 由于锁相环路具有许多优良特性,它可以用于频率合成与交换,自动频率 调

4、谐,模拟和数字信号的相干解调,am 波信号的同步检波,数字通信中的位同 步提取,锁相稳频,锁相倍频和分频,锁相测速预测距,锁相 fm(pm)调制与解调 等.目前,锁相换路的理论研究正在日臻完善,应用范围遍及整个电子技术领域. 且商品化集成锁相环路日益增多,为锁相技术应用提供了广阔前景. 1.2 频率综合技术及其发展 频率综合技术是无线电电子学的重要组成部分，它在无线电技术的各个 领域中都得到广泛地应用。例如在通信、雷达、导航、电子侦察、干扰和抗 干扰、宇航、卫星通信、遥测遥控、广播、电视及现代测量仪器仪表中都有 应用。随着各种新型频率综合和频率合成方案的不断涌现，频率合成理论研 究的不断深入，

5、至今，频率综合技术从理论到实践已达到比较成熟和比较完 善的阶段。将一个(或多个)基准频率变换为另一个(或多个)所需频率的技术 称为“频率合成技术”,一般基准频率是非常精确的，频率综合的输出频率 在一定范围内可选择，即频率综合是一种高质量的信号源，由一个基准频率 产生许多频率输出的一种高质量信号发生器。 频率综合技术已经发展了近五十年的时间，在这几十年的发展过程中， 频率综合技术不断成熟，不断完善。现在频率合成方式主要有直接式(dfs)、 间接式(锁相式)、数字式(dds)和各种方式相结合的混合式。 直接式方式是频率综合发展的起点，其主要原理就是通过对频率的加、 减、乘、除产生新的频率。其特点就

6、是频率切换速度快、相位噪声低、性能 稳定可靠，但是这种合成方法在功耗、体积和杂散上存在相当大的局限。 间接式频率综合都采用锁相环方式实现。它最大的优点是由于低通滤 波器的作用而降低了杂散电平。与直接式合成器相比，它结构简单，体积小 巧。但间接式频率综合与直接式相比转换时间较长，环路带宽处相位噪声较 大，设计小好还会出现“鼓包”现象。目前，锁相环中的各个器件集成度越 来越高，各种频段压控振荡已经有集成的模块，许多频段已经有单片压控振 荡器，各种分频器、倍频器、鉴频/鉴相器都已经有集成块，许多公司都把 各种控制电路、程序分频器、鉴频/鉴相器等集成到一个集成块上。典型的 锁相集成块有：qualcom

7、m 公司的 q32xx 系列、peregrine 公司的 pe32xx 系列、motorola 公司的 mc145xx 系列、富士通公司的 mb1xx 系列等，它 们都包括脉冲整形电路、鉴频/鉴相电路、可编程分频电路、n/n+ 1 双模分 频电路、控制电路、锁定指示电路等，有些还包括晶振电路、压控振荡器电 路等。 dds 是 70 年代初期美国 j.tierney, c.m.radar，和 b.gold 等人首先完 成的，他们完成了直接数字式频率综合的理论基础，到 1992 年 burr-brown 研制出 500mhz12bit dac，使得 dds 输出频率高达 100mhz。后来一批学

8、者在此基础上完成了 dds 技术的研究。dds 有两个明显的优势，高分辨率 (微赫量级)和快捷变(纳秒量级)，但是 dds 也有其致命的弱点就是它的输出 杂散较大，最高输出频率受到限制。尽管如此 dds 技术的出现和进展对频 率综合已经产生了巨大的影响。如采用 dds+pll 技术使得快捷变、低杂散 的频率综合的实现变得更加简捷。 近几年来，由于各种电子系统对频率综合的输出频率带宽、频率分辨率、 频率转换时间，以及频谱的纯净度的要求越来越高，无论单独采取那种频率 综合技术都难以满足系统要求，这就要求采取几种合成方式相结合，充分发 挥各自的优势。 这就是混合式的频率合成方式。 1.3 锁相环路的

9、工作特点 锁相环路处于正常工作状态时,有如下特点: 1.可以实现理想的频率控制.由于锁相环路包含一个固定的积分环节,环 路输出无剩余稳态频差存在. 2.良好的窄带滤波跟踪特性.当压控振荡器输出频率锁定在输入频率上时,位 于信号频率附近的干扰成分将以低频干扰的形式进入环路,而绝大部分的干 扰会受到环路滤波器的低通特性的抑制,就相当于一个窄带的高频带通滤波 器. 3.良好的调制跟踪特性.锁相环路中的压控振荡器输出频率可以跟踪输入 信号的瞬时变化.表现了良好的调制跟踪特性. 4.门限性能好.锁相环路不像一般的非线性器件那样,门限取决于输入信噪 比,而是有环路信噪比决定,较高的环路信噪比可取的较低的门

10、限性能. 5.易于集成化.环路集成化与数字化为减小体积,降低成本,增加可靠性,多 用途提供了条件. 1.4 设计任务与实现方案 要求以锁相环（pll）为核心硬件，设计一个具有中心频率可调的宽带 调频电路，提供硬件演示，提交设计报告和编程软件. 主要设计指标如下: 1.中心频率:88mhz108mhz 可调整,步进值 100khz; 这 段 标 点 符 号 不 对 与 实 际 不 符 2.调频带宽：5075khz; 3.rf 发射功率处于 120mw 间即可，不做具体要求; 4.具有调制音频入口; 5.提供中心频率显示和键盘预置功能; 为实现以上功能，准备了以下两个方案。由于间接式频率合成器一般

11、采 用锁相环，其结构简单，体积小巧，已被应用于大部分制造频率合成器的场 合。本设计中的各项指标用此种方法都可以实现，故准备的两种方案采用了 锁相环的结构。现分别说明如下： 方案 1：使用大规模集成电路 mc145152 频率合成器，前置分频部分采 用 mc12017，压控振荡器采用 mc1648,对 mc145152 的置数可以简单的采 用拨码开关实现。 方案 2：使用大规模集成电路 mc145146 的频率合成器，前置分频部分 采用 mc12017，压控振荡器采用 mc1648,对 mc145146 的置数采用单片机 控制实现，并以单片机驱动数码管来显示中心频率值。 和 mc145152 相

12、比，mc145146 由于只有 4 位数据总线输入，所以其体 积更加小巧，功能更加强大， 以单片机来实现频率的编辑也更加方便和直 观。所以最后确定采用方案 2 来实现本设计。只要实现原理如下： 构成锁相环频率合成器以产生所需载波频率信号.其主要器件有集成芯 片 mc145146,lm358,mc1648,mc12017,电阻和电容若干以及变容二极管 1sv101,振荡线圈等.由变容二极管和电感线圈构成的 lc 振荡电路与 mc1648 产生所需载波频率，并用 mc12017 前置分频。 选择适当的晶体振荡器,通过 mc145146 进行分频,以产生所需要的步进 值的频率; 此处通过单片机控制

13、mc145146 实现中心频率的控制和显示。 最后,使用一个正相比例加法电路实现调频信号的加入,即调制音频入口. 实现的具体方案及各部分电路连接原理图详见第 2 章,第 3 章和第 4 章. 全电路原理总图及 pcb 图见附录 a，b，c。 设计要求无此相 第 2 章锁相频率合成器的设计 2.1 锁相频率合成器 2.1.1 锁相环路的基本组成 锁相环路是由鉴相器（pd） 、环路滤波器（lf）和压控振荡器（vco） 组成的闭合环路，是一个相位误差控制系统。 图 2.1 所示为锁相环路的相位模型 由图 2.1 可直接得锁相环路的基本方程 （21） t p pkkktttt efvdve sin 1

14、 11 式（21）为相位控制方程，它的物理意义是 （1）是鉴相器的输入信号与压控振荡器输出信号之间的瞬时相位 t e 差； （2）称控制相位差，它是通过鉴相器、环路 t p pkkk efvd sin 1 t e 滤波器逐级处理而得到的相位控制量； kdsin v (t) 1 (t) e (t) 图210鉴相器的数字模型 kv p kf(p) uc(t) ud(t)v (t) 2-1 图 2.1鉴相器的数学模型 用公式编辑器重新输入 相位控制方程描述了环路相位的动态平衡关系，即在任何时刻，环路的 瞬时相位差和控制相位差之代数和等于输入信号以相位为参考的瞬 t e t 0 时相位。 2.1.2

15、使用前置分频器的锁相频率合成器的组成 基本锁相频率合成器中，vco 输出频率直接加到可编程分频器上。各 种工艺的可编程分频器都有一定的上限频率，这就限制了这种合成器的最高 工作频率。解决这个问题的方法之一是在可编程分频器的前端加一个固定模 数 v 的前置分频器，如图 2.2 所示。 图 2.2使用前置分频器的锁相频率合成器 晶 振 pdlpfvco 参考分频器 程序分频器 模数n控制 前置分频器 fd fr f0=vnfr r n v ecl 或 caas 的固定模数分频器可工作在 1ghz 以上，这就大大提高了合成 器的工作频率。采用前置分频器之后，合成器的输出频率为： （22） r vfn

16、f 0 工作频率是提高了，但输出频率只能以增量变化。为了获得与未加前置 r vf 分频器时同样的分辨力，参考频率必须降为，这就是使频率转换时间vfr/ 延长到原来的倍，是十分不利的。 2.1.3 变模分频锁相频率合成器 在不改变频率分辨力的同时提高合成器输出频率的有效方法之一就是采 用变模分频器（出称吞脉冲技术） 。变模分频器的工作速度虽不如固定模数 的前置分频器那么快，但比可编成分频器要快得多。图 2.3 为采用双模分频 器的锁相频率合成器框图。 图 2.3双模分频锁相频率合成器 双模分频器有两个分频模数，当模式控制为高电平时分频模数为， 1v 当模数控制为低电平时分频模式为 v。变模分频器

17、的输出同时驱动两个可编 晶 振 r n1 n2 pdlpf vco v/v+1 合成器集成电路 r f d f 0 f 程分频器，它们分别预置在 n1和 n2，并进行减法计数。在除 n1和除 n2分 频器未计数到零时，模式控制为高电平，双模分频器输出频率为。 1/ 0 vf 在输出个周期之后，除 n2分频器到达零，将模式控制电平变为低 1 2 vn 电平，同时通过除 n2分频器前面的与门使其停止计数。此时，除 n1分频器 还存在有 n1n2。由于受模式控制低电平的控制，双模分频器的分频模数 变为 v，输出频率为。再经个周期，除 n1计数器到达零，vf / 0 vnn 21 输出低电平，将两计数

18、器重新赋以它们的预置值 n1和 n2，同时对鉴相器输 出比相脉冲，并将模式控制信号恢复到高电平。在这一完整的周期中，输入 的周期为 （23） 若 v=10，则 d=10 n1+ n2 （24） 从上面的原理说明中可知，n1必须大于 n2。例如 n2从 0 到 9 变化，则 n1 至少为 10。由此得到小分频比为 dmin=100；若 n1从 10 变化到 19，则可得 到最大分频比为 dmin=199。 其他的双模分频比，例如 5/6、6/7、8/9 以及 100/101 也是常用的。若用 100/101 的双模分频器，那么 v=100 d=100 n1n2 （25）若选择 n1099、n11

19、00199，则可得到 d1000019999 在这种采用变模分频器的方案中也要用可编程分频器，这时双模分频器 21 212 1 nvn vnnnvd 的工作频率为合成器的工作频率。而两个可编程分频器的工作频率已降 0 f 为或。合成器的分辨力仍为参考频率，这就在保持分辨vf / 0 1/ 0 vf r f 力的条件下提高了合成器的工作频率。频率转换时间也未影响。 2.2基于 mc145146 的锁相频率合成器的设计 锁相环路频率合成器的设计主要包括：确定所需环路的类型、选择适当 的频率间隔、指出所希望的稳定度等。 构成锁相频率合成器的主要器件有集成芯片 mc145146、lm358、mc164

20、8、mc12017、电阻、电容若干以及变容二极 管、振荡线圈等。 基于 mc145146 的锁相环频率合成器原理框图如图 2.4 所示。 图 2.4基于 mc145146 的锁相环频率合成器原理框图 2.2.1 频率合成芯片 mc145146 及其外接部分的设计 mc145146 是 motorola 公司生产的大规模集成电路，他可用 4bit 输入编写程序，并配有选通和地址线，其内部组成框图如图 2.5 所示。 步进值对吗？ 图 2.5mc145146 的内部结构框图 该芯片内含参考频率振荡器、12 比特可编程序参考分频器，数字相位检测 器，10 比特可编程序除以 n 的计数器，7 比特除以

21、 a 的计数器，必要的为 接收 4 比特输入数据用的锁存电路。其中，10 比特除 n 计数器、7 比特除 a 计数器、模式控制逻辑和外接双模前置分频器组成脉冲程序分频器，吞脉 冲程序分频器的总分频比为：d=vn+a 。 mc145146 芯片的 dip 封装的管脚排列如图 2.6 所示。共有 20 个管脚， 各管脚功能如下： 图 2.6mc145146 管脚分配图 其中 d0d3（引脚 2，1，20，19）为数据输入端，当 st 处于高态时， 在这些输入端的信息将转移到内部寄存器。d3 为最高位码。 a0a1（引脚 9，10，11）为地址输入端，其用于确定那个寄存器接 收数据线上的信息。它们和

22、 d0d3 以及寄存器的关系如 下： 引脚 7,8（oscin 、oscout）为参考振荡端，当两引脚接上一个并联谐振 晶体时，便组成一个参考频率振荡器。但在 oscin到地和 oscout到地之间一 般应接上适当容量的电容（一般为 15pf 左右） 。oscin也可作为外部参考信 号的输入端，如图 2.7 所示。 表表 21数据输入与地址输入的关系数据输入与地址输入的关系 a2a1a0寄存器功能d0d1d2d3 000latch0a bits0123 001latch1a bits456 010latch2n bits0123 011latch3n bits4567 100latch4n b

23、its89 101latch5r bits0123 110latch6r bits4567 111latch7r bits891011 图 2.7晶体振荡器的外接图 引脚 3（fin）为输入信号端，将输入信号交流耦合到本引脚，对于振幅 较大的信号（根据标准的 cmos 逻辑电平）直流耦合也适用。 引脚 16，17（、）为鉴相器双输出端，用于输出环路误差信号。 v r 如果或的相位超前，则变为低电平而仍为高；如果 rv ff v f r f v r 或者的相位滞后，则跳为低电平而保持为高；如果 v f r f v f r f v r v f 并与同相，则和保持高电平，仅在一个很短的时间内二者同时

24、 r f v f r f v r 为低电平。 引脚 14（mc）为模式控制端，输出的模式控制信号加到双模分频器即 可实现模式变换。在一个计数周期开始时， “mc”处于低电平，一直到 a 下行计满它的编程值为止，然后， “mc”跳为高电平，并一直维持到除 n 计数器下行计满编程的剩余值（na） 。n 计数器计满量后， “mc”复位为 低，两个计数器重新预置到各自的编程值上，再重复上述过程。 引脚 13（ld）为锁定检测端，用于锁定输出信号。当环路锁定时（即 rf r1 oscinoscout c1c2 与同频同相） ，该信号为高电平；当环路失锁时，ld 为低电平。 v r 2.2.2 环路滤波器

25、的设计 环路滤波器的作用在于滤除鉴相输出的高频分量和其他的杂散干扰，该 电路设计的合理与否将直接影响频率合成的性能指标。 目前，宜于集成的鉴相器主要有两种类型：一种是模拟乘法器，另一种 是数字比相器。mc145146 中的鉴相器采用后者。但是，由于数字比相器输 出的相位误差信号是数字逻辑信号，无法经低通滤波器控制压控振荡器。因 此，必须在鉴相器与低通滤波之间加一个电荷泵。电荷泵的作用是将数字逻 辑信号变换成模拟量。然后再用该模拟量控制作为低通滤波器的放大电路对 积分电路进行充放电，最终在压控振荡器之前形成控制电压。 用运算放大器组成的低通滤波器已具备电荷泵的功能，如图 2.8 所示。 图 2.

26、8低通滤波器设计图 低通滤波器中的运算放大器采用 lm358 芯片，其管脚分配如图 2.9 所 示，其中有两片运算放大器，正好还为合号器部分预留一片运放。其工作电 压在 332v 之间可调。 r2 r1 r v r3 c r4 vco r2 c - + a c r1 图 2.9lm358 管脚分配图 2.2.3 压控振荡器的设计 经低通滤波器输出的控制信号直接送入压控振荡器。 集成的压控振荡器电路形式很多，常用的有积分施密特电路型、射极 耦合多谐振荡器、变容二极管调谐 lc 振荡器和数字门电路型等几种。输出 波形一般是矩形波，但在某些集成压控振荡器中也可同时输出三角波、正弦 波或锯齿波。本电路

27、为今后功能扩展的需要，采用了能输出正弦波的变容管 调谐。 motorola 公司生产的 mc1648 符合设计的要求。其 14 脚 dip 封装 的管脚分配图如图 2.10 所示。 7654321 141312111098 vccncoutncagcncvee vccveencncnctankbias 图 2.10mc1648 的管脚分配图 其工作电压为5v，由于电路采用 ecl 工艺，所以最高输出频率可达 225mhz。为了获得更好的控制特性，压控振荡器外部元件接法采用如图 2.11 所示方案。 图 2.11变容二极管的外接方法 两个变容二极管两两对接，可以获得双两变容管串接更好的频率稳定度

28、。 这是由于变这线性特性相相互抵消的结果。 2.2.4 前置分频器的设计 从压控振荡器出来的信号由于频率很高不能与频率合成器直接相连，必 首选经过前置分频器降低频率。本设计前置分频器采用 motorola 公司 生产的双模分频器 mc12017，其引脚分配如图 2.12 所示： in v d1 10 5 mc1648 3 out f d4d3 d2 l 12 图 2.12mc12017 的管脚分配图 当模式控制输入端为高电平时，分频比为 64；当模式控制输入端为低电 平时，分频比为 65；7 脚加 5.010%v 或 8 脚接 5.59.5v 电压时可正常工 作，最高工作频率为 225mhz。

29、 前置分频器的输出信号频率已经在频率合成器的允许范围内，双模前置 分频器与频率合成器片内可编程计数器配合使用，实现双模分频的过程。其 分频原理在前面已经叙述，在此不在重复。 2.3 本设计中参数的确定 （1） 确定参考频率 r f mc145146 中的参考频率分频器为 12 位计数器。根据设计要求可调步 进值为 100khz，外部使用已提供的 10.24mhz 的晶振。则分频比为 10.24m100k=102.4。由于小数部分无法置入，造成置数误差。同样 f0/fr若 除不尽也会在 n,a 置数时产生误差。若选择分频比为 512，这样步进值为 20khz,在 n,a 置数时均5 则可实现 1

30、00khz 步进且理论上无误差。故 n/n+1 voltage regulator 2 3 output output contro input signal input signal gnd vreg vcc 0.1uf 0.1uf 0.1uf 1 5 6 7 8 =0.02mhz。 r f （2） 确定总分频比范围 根据调频的范围 88108mhz，由式， r nmff 0 得 0 r f n f 由此可确定程序分频器的分频比为： nmin =88/0.02=4400 nmax =108/0.02=5400 取均方值4874minmaxnmean=n n= （3） 确定锁相环路参数和n 锁

31、定环路阻尼系数较大时，环路低通特性变差，对滤除 fr不利， 直 接影响环路等效噪声带宽。太小，瞬时特性有较大过冲，捕捉时间过长， 兼顾这两个因素通常取=0.707 环路自然角频率n对环路捕捉时间和等效噪声带宽都有很大的影响。 为增强对r的滤除能力，应使nr ，在这里 mc145146 的用户手 册中已提供推荐的n公式： n=12560rad/s= 10 r2f （4） 选择压控振荡器 采用 mc1648 外接变容二极管和电感组成的 lc 振荡电路的方式，由环 路滤波器输出端也就是将来调制信号输入电压控制电路的振荡频率。经初步 测试，控制电压在 0.3v4.4v 间变化时，其振荡频率范围为 56

32、.5mhz110mhz,具体数据见表 2-2。压控特性曲线见图 2.13。 表表 2.2振荡实验数据表振荡实验数据表 电压 (v) 0.8511.21.41.61.92.22.633.544.5 按设计要求重新计算 频率 (mhz) 596063707580859095100105110 55 65 75 85 95 105 115 0.45 0.8511.21.41.61.92.22.633.544.5 电压(v) 频率（mhz） 图 2.13压控特性曲线 故压控灵敏度： 6 22(11080) 10 75.36rad/s v 4.4 1.9 vco v vco f k v 选用变容二极管，

33、从手册可知，由 mc1648 输入电容 6pf,寄生电容 2pf.故 cs=8pf. 根据 1sv101 指标可知：当 v-r=3v 时，=1214pf.dminc 当 v-r=9v 时，=2832pf.dmaxc 由，可得 l=0.1h 时， s ccl f 0 2 1 fmax110mhz，fmin80mhz。基本满足设计要求，细微调整在实验中进行。 （6）片内鉴相灵敏度 0.8v/rad 2 dd d v k （7）确定环路滤波器参数 由和 c1=0.047可知：n 11 = vd mean kk nr c f 取标称值 1.61 262 1 75.36 0.8 1.67k 4876 0

34、.047 1012560 vd meann kk r nc k 由 可得21 1 2 nr c2 6 1 22 0.707 2.4k 12560 0.047 10n r c 由于 mc145146 的用户手册中典型设计=1，当=1 时=3.4故在此取2rk 中间标称值 2.7。k 2.5 本章小结 本章主要基于本次毕业设计的题目讨论了基于 mc145146 的频率合成器 的设计，根据锁相环的组成分别讨论了压控振荡器，前置分频器，低通滤波 器的选件和周边电路的设计，并且介绍了主要器件的功能和用法。 可以删处 第 3 章 单片机控制部分 3.1 单片机控制的原理 由于频率合成器件选用的 mc145

35、146 是一块用 4bits 数据总线输入方式 置定的频率合成电路,所以必须严格按照表 21 数据输入与地址输入的关系 来置数。如果采用拨码开关置数，由于芯片只有四位数据总线，有不同的地 址来控制当前的置数位数，所以必须经过比较麻烦的运算转换才能得到想要 得置数值，而且 st 端也需要有一个脉冲来把数从锁存器中置入芯片，手动 拨码容易造成抖动等因素而造成置数错误。故采用单片机来控制芯片的频率 编辑部分。由单片机计算出需要置的数据和地址值，并输出到输出口。用七 位总线分别和 mc145146 的 4 位数据、3 位地址总线相连接，一位总线和 st 端相连并在置数时给一个脉冲。这样就可以完成一次置

36、数，即一次频率 的编辑。而还可以用数码管来显示当前输入的中心频率值。这样更加直观和 方便,操作者不需了解数据输入与地址输入的关系即可方便，快速，准确地 将所需频率值置入。 在这里我选用的是 at89c51 单片机，at89c51 是一种低功耗，高性能 的片内含有 4kb 快闪可编程/擦除只读存储器的 8 位 coms 微控制器，使用高 密度，非易失存储技术制造，并且与 80c51 引脚和指令系统完全兼容。芯片 上的 fperom 允许在线编程或采用通用的非易失存储编程器对存储器重复编 程。at89c51（以下简称 89c51）将具有多种功能的 8 位 cpu 与 fperom 结合 在一个芯片

37、上，为很多嵌入式控制应用提供了非常灵活而又便宜的方案，其 性能价格比远高于 8751。由于片内带 eprom 的 87c51 价格偏高，而片内带 fperom 的 89c51 价格低且与 intel80c51 兼容，这就显示出了 89c51 的优越 性。 at89c2051 是一种带 2k 字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。该器件采用 atmel 高密度 非易失存储器制造技术制造，与工业标准的 mcs-51 指令集和输出管脚相兼 容。由于将多功能 8 位 cpu 和闪烁存储器组合在单个芯片中，atmel 的 at89c51 是一种高效微

38、控制器，at89c2051 是它的一种精简版本。at89c 单 片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 本实验中控制显示部分使用了已做好的一块单片机通用实验系统板，板 上有 6 位数码管 led0led5 和 6 位按键开关 pb0pb5。可以用于中心 频率的显示以及频率的编辑。各位的功能分配如表 5-1 所示。 表表 4-1数码管和按键功能分配表数码管和按键功能分配表 数码管显示内容按键功能 led0fpb0编辑/取消 led1百兆位pb1百兆位编辑 led2十兆位pb2十兆位编辑 led3兆位pb3兆位编辑 led40.1 兆位pb40.1 兆位编辑 led5pb5确定

39、单片机引脚图？键盘和显示接口？ 3.2 单片机控制部分主要程序模块的处理流程图 1主函数流程 main( ) 2.定时器中断处理函数流程图 系统复位 初始化定时器 1ms 中断一次 初始化 mc145146 是 k1 按下 等待一个按键 调用频率编辑函数 定时器中断 重置计数值 系统时间加 1 毫秒 调用一次显示驱动函数 调用一次键盘驱动函数 中断返回 3.频率编辑函数流程图 4初始化 mc145146 流程图 5.设置分频比 n,a 的流程图 保存原来的频率值 等待一个按键 转/取消编辑 百兆位加一 十兆位加一 兆位加一 0.1 兆位加一 调频率设置函数 成功？ 返回 恢复显示原来的频率值

40、返回 y n 数码管显示初始频率 100mhz 设置 mc145146 参考频率为 20khz 设置 mc145146 的分频比 n,a 返回 根据数码管显示的数值计算频率值 超出范围 返回 0 y n k1k3k2k5k4k6 判断哪个按键按下 6.单片机和 mc145146 的连接图 3.3 本章小结 本章主要阐述了系统的控制及显示部分的设计，给出了设计流程及各部分的功能实 现流程图，并画出了控制电路与主系统的连接图。 结 论 本设计在实现频率合成过程中,采用了锁相式频率合成器,它是目前应用 最广泛的一种频率合成技术.只要让环路有适当宽度的低频通带，压控振荡 器输出信号的频率与相位就能跟踪

41、输入调频或调相信号的频率与相位的变化。 它具有的窄带滤波特性能很好的选择所需频率,同时能够把 lc 压控振荡器较 高的短期频率稳定度和晶体振荡器较高的长期频率稳定度结合起来,使输出 计算 n,a 将 n,a 写入 mc145146 返回 1 at89c51 p0.3 p0.2 p0.1 p0.0 p0.4 p0.5 p0.6 p1.5 mc145146 d0 d1 d2 d3 a0 a1 a2 st p0.2 p0.1 p0.0 p0.4 p0.5 p0.6 p1.5 的调制信号频率稳定性在一个理想的范围内.同时锁相环路用在调频电路中, 其中的压控振荡器输出频率可以跟踪输入信号的瞬时变化,具有良好的调制 跟踪性能，环路可以在保持窄带特性的情况下跟作输入载波频率的漂移。最 后,采用锁相环制作的调频电路体积小非常方便集成。软件方面用一块单片 机实验系统板来实现频率的编辑和中心频率的显示，比起原来的拨码开关设 计更加方便直观，置数更加快速，准确。但是由于本人水平有限，又是第一 次比较系统的设计整个电路，难免会出错。在实验中我也遇到了不少的问题， 有一些问题通过我的努力解决了，而另外一些问题始终没有处理好，比如输 出波形的纯度方面等