数电填空题知识点总结

1、1、逻辑代数有 与 、 或 和 非 三种基本运算。 2、四个逻辑相邻的最小项合并，可以消去_2_个因子；_2n _个逻辑相邻的 最小项合并，可以消去 n 个因子。3、 逻辑代数的三条重要规则是指 反演规则 、 代入规则 和 对偶规则。4、 n 个变量的全部最小项相或值为 1。6、 在真值表、表达式和逻辑图三种表示方法中，形式唯一的是 真值表 。 8、 真值表 是一种以表格描述逻辑函数的方法。9 、 与最小项 abc 相邻的最小项有abc，abc，。abc10、 一个逻辑函数，如果有n个变量，则有 2n个最小项。11、 n 个变量的卡诺图是由 2n个小方格构成的。13、 描述逻辑函数常有的方法是

2、 真值表 、 逻辑函数式 和 逻 辑图 三种。14、 相同变量构成的两个不同最小项相与结果为 0。15、任意一个最小项，其相应变量有且只有一种取值使这个最小项的值为 1 。 1在数字电路中，三极管主要工作在 和 两种稳定状态。饱和、截止2 二极管电路中，电平接近于零时称为 ，电平接近于 vcc 是称为 。 低电平、高电平3 ttl 集成电路中，多发射极晶体管完成 逻辑功能。与运算4ttl 与非门输出高电平的典型值为 ，输出低电平的典型值为 。3.6v、0.2v5与一般门电路相比，三态门电路中除了数据的输入输出端外，还增加了一个片选信号端， 这个对芯片具有控制作用的端也常称为 。使能端6或非门电

3、路输入都为逻辑 1 时，输出为逻辑 。07电路如图所示，其输出端 f 的逻辑状态为 。18与门的多余输出端可 ，或门的多余输出端可 。 与有用输入端并联或接高电平、与有用输入端并联或接低电平10正逻辑的或非门电路等效于负逻辑的 与非门 电路。与非门11 三态门主要用于总线传输，既可用于 单向传输 ，也可用于 双向传输 。 单向传送、双向传送12 为保证 ttl 与非门输出高电平，输入电压必须是 低电平 ，规定其的最大值称 为 开门电平 。低电平、开门电平13三态门中，除了高低电平两种状态外，还有第三种状态，这第三种状态称为 高阻 态 。高阻态14 作为逻辑取值的 0 和 1，并不表示数值的大小

4、，而是表示逻辑电路电平 高 与 低 两个状态。高、低15数字电路中的逻辑状态是由高、低电平来表示的。正逻辑规定用高电平表示逻辑 1 ， 用低电平 1消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加 _，并在输出端并联 。冗余项、 滤波电容2 要扩展得到 1 个 16-4 线编码器，需要 片 74ls148。23 在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时， 会有时间先后，这一现象称为_，由此而产生输出干扰脉冲的现象称为 。 竞争、冒险4 所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决于电路各 的 组合，而与电路的 无关。输入状态、

5、原来的状态5 组合逻辑电路由逻辑门电路组成，不包含任何 ，没有 能力。记忆元件、记忆6常见的中规模组合逻辑器件有 和 等。编码器、译码器、数据选择器、数值比较器、加法器任选二个。7 加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相 加不考虑 的加法器。低位向本位的进位8 全半加器既要考虑本位两个二进制数进行相加，还要考虑 的加法器。 低位向本位的进位9 用全加器组成多位二进制数加法器时，加法器的进位方式通常有、 、 2 种。 串行进位、并行进位10 基本译码器电路除了完成译码功能外，还能实现 和 功能。逻辑函数发生、多路分配11 多路分配器可以直接用 来实现。译码器

6、12 与 4 位串行进位加法器比较，使用超前进位全加器的目的是 。提高运算速度13在分析门电路组成的组合逻辑电路时，一般需要先根据 写出逻辑表达式。逻辑电路图14 数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把 通道的 数据传送到 的公共数据通道上去。多个、唯一15 数据分配器的功能相当于一个多输出的数据开关，是将 数据源来的数据根据需要， 送到 不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。 一个、多个16 加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了 ， 但结构比较 。运算速度、复杂17 加法器串行进位的级联方式由于结构 ，主要用在

7、数字设备中。简单、低速来表示逻辑 0 。1，016正逻辑的或门电路等效于负逻辑的 与门 电路。与门17 实现基本的逻辑运算的门电路主要有 与门 、 或门 、 非门 三种。 与门、或门、非门18 三极管作为开关元件，主要工作在 截止区 和 饱和区 两个区。截止区、饱和区19正逻辑电路中，电平接近于零时称为低电平，用数字 0 表示，电平接近于 v 称为高cc电平，用数字 1 表示。0,120负逻辑电路中，电平接近于零时称为低电平，用数字 1 表示，电平接近于 v 称为高cc电平，用数字 0 表示。1,021异或门电路中，当两个输入端的输入为 01 或 10 组合时，输出为 1。01、1022同或门

8、电路中，当两个输入端的输入为 11 或 00 组合时，输出为 1。00、1123数字电路中的逻辑状态是由高、低电平来表示的。负逻辑规定用高电平表示逻辑 0 ， 用低电平来表示逻辑 1 。0，11 消除或减弱组合电路中的竞争冒险，常用的方法是发现并消掉互补变量，增加_， 并在输出端并联 。冗余项、 滤波电容2 要扩展得到 1 个 16-4 线编码器，需要 片 74ls148。23 在组合逻辑电路中，当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时， 会有时间先后，这一现象称为_，由此而产生输出干扰脉冲的现象称为 。 竞争、冒险4 所谓组合逻辑电路是指：在任何时刻，逻辑电路的输出状态只取决

9、于电路各 的 组合，而与电路的 无关。输入状态、原来的状态5 组合逻辑电路由逻辑门电路组成，不包含任何 ，没有 能力。记忆元件、记忆6常见的中规模组合逻辑器件有 和 等。编码器、译码器、数据选择器、数值比较器、加法器任选二个。7 加法器是一种最基本的算术运算电路，其中的半加器是只考虑本位两个二进制数进行相 加不考虑 的加法器。低位向本位的进位8 全半加器既要考虑本位两个二进制数进行相加，还要考虑 的加法器。 低位向本位的进位9 用全加器组成多位二进制数加法器时，加法器的进位方式通常有、 、 2 种。 串行进位、并行进位10 基本译码器电路除了完成译码功能外，还能实现 和 功能。逻辑函数发生、多

10、路分配11 多路分配器可以直接用 来实现。译码器12 与 4 位串行进位加法器比较，使用超前进位全加器的目的是 。提高运算速度13在分析门电路组成的组合逻辑电路时，一般需要先根据 写出逻辑表达式。逻辑电路图14数据选择器的功能相当于多个输入的数据数据开关，是指经过选择，把 通道的数据传送到 的公共数据通道上去。多个、唯一15 数据分配器的功能相当于一个多输出的数据开关，是将 数据源来的数据根据需要， 送到 不同的通道上去。经过选择，把通道的数据传送到的公共数据通道上去。 一个、多个16 加法器的超前进位级联方式，高位的运算不必等低位运算的结果，故提高了 ， 但结构比较 。运算速度、复杂17 加

11、法器串行进位的级联方式由于结构 ，主要用在 数字设备中。简单、低速1、 组合电路的基本单元是 门电路 ，时序电路的基本单元是 触发 器 。/门电路，触发器2、 触发器有 2 种稳定状态，在适当 时钟 的作用下，触发器可从一种稳 定状态转变为另一种稳定状态。/触发器有两种稳定状态，在适当的时钟的作用下，触发器 可从一种稳定状态转变为另一种稳定状态。3、 同步 rs 触发器的特性方程中约束条件 rs=0，所以它的输入信号不能同时为 0 。 /同步 rs 触发器的特性方程中的约束条件为 rs=0，所以它的输入信号不能同时为 0；4、 同步触发器一般可用 状态转化表 、 状态转换图 、 状态机流程 图

12、 、 时序图 等方法描述。/同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述5、触发器按逻辑功能可分为 sr 触发器 、 jk 触发器 、 t 触发 器 、 d 触发器 4 种最常用的触发器。、/触发器按逻辑功能可分为 rs 触发器，jk 触发器，t 触发器、d 触发器四种最常用的触发器。 6、jk 触发器的特性方程为： q* =jq+kq 。7、d 触发器的特性方程为： q* =d 。8 、 时 序 电 路 可 分 为 ： 同 步 时 序 电 路和 异 步 时 序 电路 。/时序电路可以分为同步时序电路，和异步时序电路9、 t 触发器的特性方程为： q* =tq+tq

13、 。10、 时序电路的输出不仅仅与当前的输入有关，还与 以前的输入 有关。11、 所谓同步时序电路，是指所有触发器 状态的变化都是在同一时钟信号的操作下同时 发生的 。/所谓同步时序电路，指所有的触发器状态的变化都是在 同一时钟信号的操作下同时发生的。12、 rs 触发器的特性方程为： q* =r+sq 。9、 既能进行递增计数又能进行递减计数 的计数器称为可逆计数器。 14、从总体上看，时序电路由 组合电路 和 存储电路 两部分组成。15、若要构成七进制计数器，最少用 3 无效状态。个触发器，它有个 116、 计数器电路中， 有效循环中的状态 称为有效状态；若无效状态经若干个 cp 脉冲后能

14、 回到有效循环中 ，称其具有自启动能 力。17、 4 个触发器构成的计数器，其最大计数长度为 24 。18、 所谓异步时序电路，是指触发器 状态的改变不是同时发生的 。 19、寄存器可分为 基本寄存器 、 移位寄存器 。20、时序逻辑电路有 状态转化表 、 状态转换图 、 状态机流程图 、 时序图 四种描述方法。21、 rs、jk、d 和 t 触发器中，只有 rs 触发器存在输入信号的约束条件。22、 计数器按进位体制的不同，可分为 、 、 。23、 计数器按数字增减趋势的不同可分为 加法计数器 、 器 、 可逆计数器 。24、 构成一个模 6 的同步计数器至少需要 3 个触发器。减法计数25

15、、具有直接置位端和复位端（sd、 rd）的触发器，当触发器处于受cp 脉冲控制的情况下工作时，这两端所加的信号为 低电平 。 26、构成一个模 10 的同步计数器至少需要 4个触发器。27、 jk 触发器实现翻转功能，其 jk 取值应为 11 。28、 jk 触发器实现保持功能，其 jk 取值应为 00 。29、 jk 触发器实现置 0 功能，其 jk 取值应为 01 。30、 jk 触发器实现置 1 功能，其 jk 取值应为 10 。1. d/a 转换器的作用是 将数字信号转变为模拟信号 。2.单稳态触发器有一个稳态，还有一个 暂稳态。3. a/d 转换器的作用是 将模拟信号转变为数字信号

16、。4.输出占空比是指 脉冲宽度与脉冲周期的比值 亦即 q=tw/t。5.产生脉冲信号的电路主要由延迟电路、正反馈电路和开关元件三部分组成。6. a/d 转换器一般由 取样 、量化、编码等几个环节构成。7. d/a 转换器的主要技术参数有 转换误差 ，转换速度， 分辨率 。8.常用的 a/d 转换器有 并联比较型 a/d 转换器 ，计数型 a/d 转换器 和 逐次渐进型 a/d 转换器 等。9.多谐振荡器又称无稳电路，主要用于产生 矩形脉冲信号。10. 并行 a/d 转换器主要由 电压比较器 、 寄存器 和 代码转换器11. 权电阻 d/a 转换器主要由 权电阻网络 、 模拟开关 、求和放大器组成。组成。12. 倒 t 形电阻网络 d/a 转换器主要由 电阻网络 、 模拟开关 、求和放大