基于FPGA的LED1616点阵汉字显示设计

1、毕毕业业设设计计（论论文文）任任务务书书 专业专业 班级班级 姓名姓名 一、课题名称： 基于 FPGA 的 LED 1616 点阵汉字显示设计 二、主要技术指标： 1. 本系统利用数字系统设计自动化(EDA)技术实现了全硬件方式的 LED 点阵显示; 利用 EDA 工具 软件 Muxplus编写 VHDL 程序; 2. 实现任意汉字显示; 3. 实现任意汉字的滚动显示; 4. 进行下载仿真 。 3、工作内容和要求： 1. 理解并确认毕业设计任务书; 2. 撰写完成毕业设计开题报告并经指导教师审核通过; 3. 学习并掌握 FPGA 的程序设计; 4. 确定并完成方案论证; 5. VHDL 程序的

2、编写; 6. EDA 实验箱上进行调试; 7. 实现汉字滚动显示。 四、主要参考文献: 1. 综合电子设计与实践，王振红，清华大学出版社，2008 年 9 月第 2 版; 2. EDA 实用技术及应用，刘艳萍，国防工业出版社，2006 年第 1 版。 学 生（签名） 年 月 日 指 导 教师（签名） 年 月 日 教研室主任（签名） 年 月 日 系 主 任（签名） 年 月 日 毕业设计（论文）开题报告毕业设计（论文）开题报告 设计（论文）题设计（论文）题 目目 基于 FPGA 的 LED 1616 点阵汉字显示设计 一、选题的背景和意义： LED 点阵显示屏是集微电子技术、计算机技术、信息处理技

3、术于一体的大型显示屏系统。它 以其色彩鲜艳，动态范围广，亮度高，寿命长，工作稳定可靠等优点而成为众多显示媒体以及户 外作业显示的理想选择。受到体育场馆用 LED 显示屏需求快速增长的带动，近年来，中国 LED 显示屏应用逐步增多。目前，LED 已经广泛应用在银行、火车站、广告、体育场馆之中。而随着 奥运会、世博会的临近，LED 显示屏将广泛的应用在体育场馆以及道路交通指示中，LED 显示 屏在体育广场中的应用将出现快速增长。 因此，本设计是很有必要的，之所以基于 FPGA 设计是因为现场可编程门阵列（FPGA）设 计周期小，灵活度高，适合用于小批量系统，提高系统的可靠性和集成度。并且采用编写灵

4、活的 VHDL 语言编写主程序。本设计可以方便的应用到各类广告宣传中。 二、课题研究的主要内容： 1. 实现 1616 点阵的汉字显示； 2. 实现有限汉字显示； 4. 实现汉字的滚动显示； 5. 完成方案论证。 三、主要研究（设计）方法论述： 通过去图书馆查阅书籍收集资料，同时在搜索引擎上检索资料，分析借鉴已有类似产品、设 计方案与成功经验，选择几种可行方案比对，最后确定最切实可行的方案展开设计。 通过 Multisim 或 Quartus 软件对系统进行模拟仿真，对电路功能进行改进与完善。 在 EDA 试验箱上进行调试。 四、设计（论文）进度安排： 时间（迄止日期）工 作 内 容 2010

5、.5.17-5.23 （第 1 周） 理解并确认毕业设计任务书，撰写完成毕业设计开题报告 2010.5.24-5.30 （第 2 周） 完成调研与资料收集、整理 2010.5.31-6.6 （第 3 周） 设计方案及原理框图确定 2010.6.7-7.4 （第 4、5、6、7 周） 电路资料收集，单元电路设计 2010.7.5-7.18 （第 8、9 周） 电路仿真与改进、完善 2010.19-8.1 （第 10、11 周） 资料整理 2010.8.2-8.8 （第 12 周） 书写毕业设计报告 2010.8.9-8.16 （第 13 周） 修改毕业设计报告并整理装订 五、指导教师意见： 指导

6、教师签名： 年 月 日 六、系部意见： 系主任签名： 年 月 日 目录目录 摘要摘要 ABSTRACT 第一章第一章 前言前言.1 1 1.1 本设计的研究背景和研究目的 .1 1.2 LED 点阵显示特点.1 1.3 FPGA 设计的特点.1 第二章第二章 系统设计系统设计.3 3 2.1 设计任务与要求.3 2.1.1 设计任务.3 2.1.2 设计要求.3 2.2 设计原理.3 2.2.1 总体设计方案.3 2.2.2 方案的比较.4 2.3 扫描控制模块.4 2.3.1 LED 的显示原理.4 2.3.2 汉字的存储.5 2.4 汉字显示 .5 2.4.1 列循环扫描.5 2.4.2

7、字符样式设计.6 2.4.3 字母循环扫描及期间的延时环节.9 2.5 整个完整的程序 .9 第三章第三章 系统调试与仿真系统调试与仿真.1414 3.1 开发环境介绍.14 3.2 调试与仿真.14 3.2.1 创建工程 .14 3.2.2 编译前设置 .14 3.2.3 全程编译 .16 3.2.4 时序仿真 .17 第四章第四章 结束语结束语.1818 答谢辞答谢辞.1818 参考文献参考文献.1818 摘要 主要研究基于 VHDL 的 Led 点阵汉字滚动显示。首先描述了基于现场可编程门阵 （FPGA）的硬件电路，以及点阵显示汉字的原理;然后在单个 16X16 LED 发光二极管点 阵

8、上滚动汉字的原理；最后给出了描述其功能的 VHDL 语言程序设计方法。通过编程、 调试、仿真、下载正确地实现了汉字滚动显示扫描结果，其硬件系统的实验验证也获 得了与软件模拟仿真结论相吻合的结果。 关键词关键词：LED 点阵；FPGA；VHDL 语言；汉字滚动显示 Abstract Primary research is based on VHDL, Led Scrolling dot matrix characters. First described based on field programmable gate array (FPGA) hardware circuit, as well

9、 as the principle character dot matrix display; and then in a single 16X16 LED scrolling LED dot matrix on the principles of Chinese characters; Finally, the VHDL description language program of its functions design. Through programming, debugging, simulation, download the correct character scroll a

10、chieved scan results, the experimental verification of its hardware and software are also obtained findings consistent with simulation results. Keywords: LED dot-matrix; FPGA; VHDL language; character scrolling displa 第一章 前言 1.1 本设计的研究背景和研究目的 受到体育场馆用 LED 显示屏需求快速增长的带动，近年来，中国 LED 显示屏应用 逐步增多。目前，LED 已经广

11、泛应用在银行、火车站、广告、体育场馆之中。而随着 世博会的临近，LED 显示屏将广泛的应用在体育场馆以及道路交通指示中，LED 显示屏 在体育广场中的应用将出现快速增长。 目前，国内从事 LED 显示屏生产的企业众多，同时，受到外资企业 LED 显示屏价 格过高的影响，在中国 LED 显示屏市场上多以本土企业为主。目前，本土 LED 显示屏 生产企业除供应国内需求外，还不断把产品出口到国外市场。而近年来，受到成本压 力的影响，国际上一些知名的 LED 显示屏企业也逐步把 生产基地移到了中国，如巴可 在北京设立了显示屏生产基地，Lighthouse 在惠州也拥有生产基地，Daktronics、莱

12、 茵堡都在国内设立了生产工厂。随着国际 LED 显示屏生产大厂不断把生产基地转移至 国内， 加之国内众多的 LED 显示屏本土企业，中国正在成为全球 LED 显示屏的主要生 产基地。 因此研究 LED 汉字滚动显示屏的设计方法具有重要的理论和现实意义。 随着我国经济的高速发展,对公共场合发布信息的需求日益增长，利用 LED 点阵滚 动显示汉字的出现正好适应了这一市场需求，已经成为信息传播的一种重要手段。 采用传统方法设计的汉字滚动显示器，通常需要使用单片机、存储器和制约逻辑 电路来进行 PCB 板级的系统集成。尽管这种方案有单片机软件的支持较为灵活，但是 由于受硬件资源的限制，未来对设计的变更

13、和升级，总是难以避免要付出较多研发经 费和较长投放市场周期的代价。随着电子设计自动化（EDA）技术的进展，基于可编程 FPGA 器件进行系统芯片集成的新设计方法，也正在快速地到代基于 PCB 板的传统设计 方式。因此，本设计的研究是很有必要的，之所以基于 FPGA 设计是因为现场可编程门 阵列（FPGA）设计周期小，灵活度高，适合用于小批量系统，提高系统的可靠性和集 成度。并且采用编写灵活的 VHDL 语言编写主程序。 1.2 LED 点阵显示特点 （1）可以显示各种数字、文字、图表、曲线、图形； （2）采用纯红、高绿作双基色发光器件，发光亮度高，色彩鲜艳、丰富； （3）显示效果清晰、稳定、功

14、耗低、寿命长； （4）优质铝合金结构，磨沙、银镜或钛金不锈钢包边。尺寸和规格可根据需要灵 活组合； （5）支持各种计算机网络，编辑软件丰富、易用； （6）适用于室内、外所有信息发布及广告宣传场所。如：银行、证券交易所、商 场、市场、宾馆、洒楼、电信、邮政、医院、车站、机场等。 1.3 FPGA 设计的特点 FPGA 通常被认为是 ASIC 实现的一种替代手段. 一般 ASIC 包括三种, 既全定制、 半定制(含标准单元和门阵列) 以及可编程器件。对于前两种, 需要支付不可重复使用 的工程费用 NRE (Non recurring Engineering) , 主要用于芯片的流片、中测、分析 的

15、工程开销, 一次费用一般在 1 万至数万美元以上。如果一次不成功、返工、甚至多 次返工,NRE 费用将要上升。成本高、风险大, 而通常对每个 ASIC 品种的需求量往往 不大,NRE 费用分摊到每个产品上价太高, 用户无法接受。而对于可编程器件 PLD (Programmable Logic Device) 正是可以解决上述问题的新型 ASIC, PLD 以其操作灵 活、使用方便、开发迅速、投资风险小等突出优点, 特别适合于产品开发初期、科研 样品研制或小批量的产品. FPGA 是一种新型的 PLD, 其除了具有 PLD 的优点外, 其规 模比一般的 PLD 的规模大。目前,Xilinx 推出

16、的 XC4025 可以达到 25000 门的规模, Altera 公司的 FLEX10K100 系列芯片可达到十万门的规模,完全可以满足用户的一般 设计需要。 FPGA 的主要特点是: 寄存器数目多, 采用查找表计数,适合时序逻辑设计。 但是 互连复杂, 由于互连采用开关矩阵,因而使得延时估计往往不十分准确。 FPGA 也有其自身的局限性, 其一就是器件规模的限制,其二就是单元延迟比较大。 所以, 在设计者选定某一 FPGA 器件后, 要求设计者对器件的结构、性能作深入的了 解, 在体系结构设计时, 就必须考虑到器件本身的结构及性能, 尽可能使设计的结构 满足器件本身的要求. 这样就增加了设计

17、的难度。 离开对 FPGA 结构的详细了解, 设计人员就不可能优化设计。因而设计人员必须 了解 FPGA 器件的特性和限制, 熟悉 FPGA 的结构。 在了解 FPGA 结构特点的基础上, 就可以利用 VHDL 语言描写出高效的电路描述实 现性能优化的电路。 第二章 系统设计 2.1 设计任务与要求 2.1.1 设计任务 （1）设计一个 1616 的 LED 点阵显示器； （2）在设计过程中，EDA 试验箱进行仿真调试。 2.1.2 设计要求 （1）输出预定义“王、日、田、口”四个汉字； （2）输出汉字循环显示； （3）操作方便、可维护性高； （4）程序简捷，便于修改。 2.2 设计原理 2.

18、2.1 总体设计方案 方案一：本设计所使用的 1616 的点阵，EDA 实验箱上有其接口电路，列选信号 为 SEL0，SEL1，SEL2,SEL3,经 4 线 16 线译码器输出 16 列，从左起为第一列，列选信 号是由一个 4 位向量 SEL3.0控制；行选信号为 H0H15,是由 16 个行信号组成的， 每一行由一个单独的位来控制，高电平有效。例如“0000”表示第 0 列， “00001”表示 第一行的点亮。由于列是由一个向量决定，而每一时刻的值只能有一个固定的值，因而 只能使某一列的若干个点亮，因此就决定了只能用逐列扫描的方法。例如要使第一列的 2,4,6,8，行亮，则列为“0001”

19、 、行为“01010”就可以实现了。 方案二：VHDL 程序设计的是硬件，他和编程语言的最大区别是它可以“并发执行” 。本设计可以将 LED 显示屏要的显示内容抽象成一个二维数组（数组中的1对映点 阵显示屏上面的亮点），用 VHDL 语言设计一个进程将这个数组动态显示在 LED 显示屏 上，再利用另一个进程对这个数组按一定频率进行数据更新，更新的方式可以有多种。 因为两个进程是同时进行的（并发执行），如果对数组中的汉字数据按滚动的方式更新， 则可实现汉字的滚动显示。如图 2-1 为该方案原理图。 更新数组数据二维数组动态显示 图图 2-1 方案二原理方案二原理图图 2.2.2 方案的比较 方案

20、一很容易实现，而且占用 FPGA 的资源较少。但是由于其实现方式的局限性， 该方案只能实现汉字的滚动显示。方案二中将 LED 点阵抽象成了一个二维数组。可以 设计一些比较复杂的算法来控制这个数组，使设计的系统不但可以滚动显示汉字，还 可以扩展一些其它的显示效果。但是方案二中对数组的处理部分对 FPGA 芯片的资源消 耗太大学校实验室里的 EPF10K10LC84-4 芯片只有 576 个逻辑单元远远不够设计要求。 所以最终选择方案一。 2.3 扫描控制模块 2.3.1 LED 的显示原理 1616 扫描 LED 点阵的工作原理同 8 位扫描数码管类似。它有 16 个共阴极输出端 口,每个共阴极

21、对应有 16 个 LED 显示灯，所以其扫描译码地址需 4 位信号线（SEL0- SEL3） ，其汉字扫描码由 16 位段地址（0-15）输入。 通过时钟的每列扫描显示完整汉 字。 图图 2-2 LED 灯灯红绿红绿信号信号 图图 2-3 1616 点点阵阵 LED 等效等效电电路路 点阵 LED 一般采用扫描式显示，实际运用分为三种方式： （1）点扫描 （2）行扫描 （3）列扫描 若使用第一种方式，其扫描频率必须大于 1664=1024Hz，周期小于 1ms 即可。若 使用第二和第三种方式，则频率必须大于 168=128Hz，周期小于 7.8ms 即可符合视觉 暂留要求。此外一次驱动一列或一

22、行（8 颗 LED）时需外加驱动电路提高电流，否则 LED 亮度会不足。 2.3.2 汉字的存储 用动态分时扫描技术使 LED 点阵模块显示图像，需要进行两步工作。第一步是获 得数据并保存，即在存贮器中建立汉字数据库。第二步是在扫描模块的控制下，配合 行扫描的次序正确地输出这些数据。获得图像数据的步骤是，先将要显示的每一幅图 像画在一个如图 3.3 所示的被分成 1616 共 256 个小方格的矩形框中，再在有笔划下 落处的小方格里填上“1”，无笔划处填上“0”，这样就形成了与这个汉字所对应的 二进制数据在该矩形框上的分布，再将此分布关系以 3216 的数据结构组成 64 个字 节的数据，并保

23、存在只读存贮器 ROM 中。以这种方式将若干个汉字的数据贮存在存贮 器内，就完成了图像数据库的建立工作。 2.4 汉字显示 汉字显示使用的是 1616 的点阵，EDA 实验箱上有其接口电路，列选信号为 SEL0，SEL1，SEL2,SEL3,经 4 线 16 线译码器输出 16 列，从左起为第一列，列选信号是 由一个 4 位向量 SEL3.0控制；行选信号为 H0H15,是由 16 个行信号组成的，每一 行由一个单独的位来控制，高电平有效。例如“0000”表示第 0 列， “00001”表示第一 行的点亮。由于列是由一个向量决定，而每一时刻的值只能有一个固定的值，因而只能 使某一列的若干个点亮

24、，因此就决定了只能用逐列扫描的方法。例如要使第一列的 2,4,6,8，行亮，则列为“0001” 、行为“01010”就可以实现了。 下面是各个部分的程序设计： 2.4.1 列循环扫描 列循环扫描 通过对每一列的扫描来完成对字母的现实，只要扫描的频率足够快，就能给人以连 续的感觉。因此要控制扫描的频率，不能太低，否则，就会造成视觉上的不连续，本设 计的扫描频率不得低于 50Hz,扫描程序如下: 图图 2-4 1616LED 点点阵阵模模块块 Library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; En

25、tity dz_xs is Port(enable,clk:in std_logic; -端口定义 输入信号 Sel:out std_logic_vector(3 downto 0); -端口定义 输出信号 End dz_xs; Architecture count of dz_xs is Signal lie:std_logic_vector(3 downto 0); Begin Process(clk,enable) -脉冲、使能信号 begin If clkevent and clk=1then If enable=1 then If lie0000 then Lie=lie-0001;

26、 Else Lie=1111; End if; End if; End if; Sel Case lie is -“王”字设计 When 0011=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8 Case lie is -“日”字设计 When0101=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8 Case lie is -“田”字设计 When0100=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;

27、h8h0=;h8h0=;h8 Case lie is -“口”字设计 When0101=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8=; End case; End if; End if; End process; 2.4.3 字母循环扫描及期间的延时环节 为使字母不断地循环显示，并且使每个字母之间有停顿，就需要在中间加一定的延 时和循环环节。在这一环节中，可以通过修改其数值来控制每个字母的显示时间。 其程序如下： process(clk) variable int: integer range 0 to 10000; begin

28、 if clkevent and clk=1then if int10000 then int:=int+1; else int:=0; if next1=”11”then next1=”00”; else next10000 then Lie=lie-0001; Else Lie=1111; End if; End if; End if; Sel Case lie is When 0011=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8 Case lie is When0101=h0=;h8h0

29、=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8 Case lie is When0100=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8 Case lie is When0101=h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8h0=;h8=; End case; End if; End if; End process; a3:process(clk) variable int: integer range 0 to 10000; begi

30、n if clkevent and clk=1then if int10000 then int:=int+1; else int:=0; if next1=”11”then next1=”00”; else next1= next1+1; end if; end if; end if; end process; end count; 第三章 系统调试与仿真 3.1 开发环境介绍 Quartus II 是 Altera 公司的综合性 PLD 开发软件，支持原理图、VHDL、Veril- ogHDL 以及 AHDL（Altera Hardware Description Language）等多种

31、设计输入形式， 内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整 PLD 设计流程。 Quartus II 支持 Altera 的 IP 核，包含了 LPM/MegaFunction 宏功能模块库， 使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三 方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方 EDA 工具。 此外，Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结合，可 以方便地实现各种 DSP 应用系统；支持 Altera 的片上可编程系统（ SOPC）开发， 集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平 台。 3.2 调试与仿真 3.2.1 创建工程 在 Quartus II 中新建一个 VHDL File 文件，将 VHDL 代码输入这个文件，并 保存到工作目录，名为 yz_ok.vhd。 利用 new preject wizard 工具创建一个工程，工程名为 yz_ok,顶层文件实 体名为 yz_ok，并将上面创建的 yz_ok.vhd 文件加入到工程中。 3.2.2 编译前设置 （1）选择目标芯片。用 assignmemts-settings 命令，弹出 settings 对话