CMOS集成电路设计基础(1)课件

1、CMOS集成电路设计基础(1)1 CMOS集成电路设计基础集成电路设计基础 MOS器件器件 CMOS集成电路设计基础(1)2 MOS器件器件 多晶硅 G S D 氧化层 Leff Ldrawn NN P型衬底 LD W NMOS管的简化结构 CMOS集成电路设计基础(1)3 制作在P型衬底上(P-Substrate, 也称bulk或body, 为了区别于源极 S， 衬底以B来表示)， 两个重掺杂N区形成源区和漏区， 重掺 杂多晶硅区(Poly)作为栅极， 一层薄SiO2绝缘层作为栅极与衬底 的隔离。 NMOS管的有效作用就发生在栅氧下的衬底表面导电沟道 (Channel)上。 由于源漏结的横向

2、扩散， 栅源和栅漏有一重叠长度为LD， 所以 导电沟道有效长度(Leff)将小于版图中所画的导电沟道总长度。 我们将用L表示导电沟道有效总长度Leff， W表示沟道宽度。 宽长比(W/L)和氧化层厚度tox这两个参数对MOS管的性能非常 重要。 而MOS技术发展中的主要推动力就是在保证电性能参数 不下降的前提下， 一代一代地缩小沟道长度L和氧化层厚度tox。 CMOS集成电路设计基础(1)4 为了使MOS管的电流只在导电沟道中沿表面流动而不产生垂直 于衬底的额外电流， 源区、 漏区以及沟道和衬底间必须形成反 偏的PN结隔离， 因此， NMOS管的衬底B必须接到系统的最低 电位点(例如“地”)，

3、 而PMOS管的衬底B必须要接到系统的最 高电位点(例如正电源UDD)。 衬底的连接如图 (a)、 (b)所示。 NPP BS G D N 型衬底 (a) BS G D PNN P 型衬底 (b) UDD 衬底的连接 CMOS集成电路设计基础(1)5 PNN BS G D P 型衬底 P G P D N B N阱 S N阱及PMOS 在互补型CMOS管中， 在同一衬底上制作NMOS管和PMOS管， 因此必须为PMOS管做一个称之为“阱(Well)”的“局部衬底” 。 CMOS集成电路设计基础(1)6 D B S G NMOS S B D G PMOS (a) D NMOS BG S S PMO

4、S BG D (b) D S NMOS S D G PMOS (c) D NMOS G S S PMOS G D (d) G MOS管常用符号 CMOS集成电路设计基础(1)7 MOS管的电流电压特性管的电流电压特性 uGS iD i D PMOS uGS UTHP UTHN NMOS O NMOS管和PMOS管工作在恒流区的转移特性， 其中UTHN(UTHP) 为开启电压， 或称阈值电压(Threshold Voltage)。 在半导体物理 学中， NMOS的UTHN定义为界面反型层的电子浓度等于P型衬底 的多子浓度时的栅极电压。 CMOS集成电路设计基础(1)8 UTHN与材料、 掺杂浓度

5、、 栅氧化层电容等诸多因素有关。 在器 件制造过程中， 还可以通过向沟道区注入杂质， 从而改变氧化 层表面附近的衬底掺杂浓度来控制阈值电压的大小。 工作在恒 流区的MOS管漏极电流与栅压成平方律关系。 CMOS集成电路设计基础(1)9 线性区 饱和区(恒流区) ID UGS5 V UGS2.5 V UGS1.5 V UDS O NMOS的输出特性的输出特性 CMOS集成电路设计基础(1)10 栅极电压超过阈值电压UTHN后， 开始出现电流且栅压uGS越大， 漏 极电流也越大的现象， 体现了栅压对漏极电流有明显的控制作用。 漏极电压UDS对漏极电流ID的控制作用基本上分两段， 即线性区 (Lin

6、ear)和饱和区(Saturation)。 为了不和双极型晶体管的饱和区混 淆， 我们将MOS管的饱和区称为恒流区， 以表述UDS增大而电流 ID基本恒定的特性。 线性区和恒流区是以预夹断点的连线为分界线的(图虚线所示)。 在栅压UGS一定的情况下， 随着UDS从小变大， 沟道将发生如图所 示的变化。 若 UDS=UGS-UTH 则沟道在漏区边界上被夹断， 因此该点电压称为 预夹断电压。 CMOS集成电路设计基础(1)11 电流 源区(N) 漏区(N) 反型层 UDS UGS UTH (线性区) UDS UGS UTH (预夹断) UDS UGS UTH (恒流区) 电流 电流 源区(N) 源

7、区(N) 漏区(N) 漏区(N) DS对沟道的影响 UDSUGS-UTH 管子工 作在恒流区， 此时若 UDS增大， 大部分电 压降在夹断区， 对沟 道电场影响不大， 因 此电流增大很小。 UDS=UGS-UTH 则沟 道在漏区边界上被 夹断， 因此该点电 压称为预夹断电压。 CMOS集成电路设计基础(1)12 MOS管的电流方程 )1 ( 2 )(2 2 0 2 2 DSnTHNGS oxn DSDSTHNGS oxn DN UUU L WC UUUU L WC I UGSUTHN (截止区) UDSUGS-UTHN (恒流区) NMOS在截止区、 线性区、 恒流区的电流方程 CMOS集成电

8、路设计基础(1)13 )1 ( 2 )(2 2 0 2 2 DSpTHPGS oxp DSDSTHPGS oxP DP UUU L W C UUUU L WC I |UGS|UTHP| (截止区) |UDS|UGS|-|UTHP| (恒流区) PMOS在截止区、 线性区、 恒流区的电流方程 CMOS集成电路设计基础(1)14 n电子迁移率(单位电场作用下电子的迁移速度)。 n1300 cm2/sV p空穴迁移率(单位电场作用下空穴的迁移速度)。 p500 cm2/sV 6 . 2 500 1300 p n Cox单位面积栅电容 ox SiO ox t s C 2 0 W/L沟道宽度和沟道长度之

9、比。 CMOS集成电路设计基础(1)15 UTHN、 UTHP开启电压(阈值电压)。 若UDD=5 V， 则 增强型NMOS管：UTHN(0.140.18)UDD0.7 0.9 V 增强型PMOS管： UTHP-0.16|UDD|-0.8 V 耗尽型MOS管： UTH-0.8UDD-4 V UTH的温度系数大约为： CmV dT dU CmV dT dU TH TH /2 /4 重掺杂 轻掺杂 CMOS集成电路设计基础(1)16 n、 p沟道调制系数， 即UDS对沟道 长度的影响。 V U V U A p A n /02. 0 1 /01. 0 1 式中， UA为厄尔利电压(Early Vol

10、tage) NMOS PMOS CMOS集成电路设计基础(1)17 对于典型的0.5 m工艺的MOS管， 忽略沟道调制效应， 其 主要参数如下表所示 CMOS集成电路设计基础(1)18 假定有一NMOS管， W=3 m, L=2 m, 在恒流区则有: A VV m m VA UU L WK I VU THGSD GS 93 )7 . 02( 2 3 /73 2 1 )( 2 2 22 2 若UGS=5 V, 则 mAVV m m VAI D 0 . 1)7 . 05( 2 3 /73 2 1 22 CMOS集成电路设计基础(1)19 MOS管的输出电阻管的输出电阻 1. 线性区的输出电阻 根据

11、线性区的电流方程， 当UDS很小(UDS34 m的MOS管称为“长 沟道”， 将L3 m的MOS管称为“短沟道”， 而将L(W)1 m 的MOS管的制作工艺称为亚微米工艺。 CMOS集成电路设计基础(1)24 UTH / V 0 1234 Nsub 10 17cm 3 Nsub 10 16cm 3 UTH / V L/mW/m0 246810 (a)(b) L、 W尺寸对尺寸对UTH的影响的影响 在长沟道器件中， 阈值电压UTH与沟道长度L和沟 道宽度W的关系不大； 而在短沟道器件中， UTH与L、 W的关系较大。 UTH随着L的增大而增大， 随着W的 增大而减小。 CMOS集成电路设计基础(

12、1)25 MOS管的特征频率管的特征频率fT MOS管的特征频率为 2 1 T f 其中, 为电子在沟道中的渡越时间， 有 DSnnn U L E LL 2 L为沟道长度， n为电子迁移 率， E为沟道电场强度 (E=UDS/L)。 2 2 L U f DSn T CMOS集成电路设计基础(1)26 以上分析表明： MOS场效应管的性能与宽长比(W/L)有很强的依赖关系; 沟道长度L越小， fT及gm越大， 且集成度越高, 因此， 减小器件尺 寸有利于提高器件性能。 提高载流子迁移率有利于增大fT及gm， NMOS的n比PMOS的p大 24 倍， 所以NMOS管的性能优于PMOS管; 体效应(

13、衬底调制效应)、 沟道调制效应(与UA)和亚阈区均属于二 阶效应， 在MOS管参数中应有所反映。 CMOS集成电路设计基础(1)27 MOS 电电 容容 用作单片电容器的MOS器件特性 专门使用MOS电容的器件相当于二端器件。 其中 (a)为 MOS电容结构， 多晶硅和N+扩散区构成电容器CAB的两极， 二氧化硅(SiO2)为绝缘层。 图 (b)中， Cp为N+区与衬底之间的 寄生电容。 SiO2 N A B 多 晶 硅 P型 衬 底 (a) A CAB B Cp (b) Cp CMOS集成电路设计基础(1)28 单位面积电容Cox为 ox SiO ox t C 2 0 总的MOS电容为 CA

14、B=CoxWL=CoxAG 其中， AG=WL为MOS电容的面积， tox为氧化层厚度。 CMOS集成电路设计基础(1)29 MOS管的极间电容和寄生电容 MOS管的极间电容存在于4个端子中的任意两端之间， 这些 电容的存在影响了器件和电路的高频交流特性。 这些电容包括以下 几部分： (1) 栅极和沟道之间的氧化层电容C1=CoxAG=CoxWL。 (2) 衬底和沟道之间的耗尽层电容C2。 (3) 多晶硅栅与源、 漏之间交叠而形成的电容C3 , C4。 (4) 源、 漏与衬底之间的结电容C5 , C6。 CMOS集成电路设计基础(1)30 (a) (b) N C5 C3C1 C2 C4 C6

15、N P型衬底 反型层耗尽层 N CJ CJSW 栅电容 CGDCDB CSB CGB CGB S B D G MOS管的栅电容及寄生电容 (a) 结构图； (b) 等效电路 CMOS集成电路设计基础(1)31 USB0 AL(铝) PField Implant Cs-SW CSB N 多晶硅UGS UTH CGS Leff CGD UDG UTH SiO2 Lov CDB Cd-SWP-衬底 N CMOS集成电路设计基础(1)32 对于栅电容C1， 随着UGS从负向正变化， 其电容的变化规律如 图 所示。 当UGS为负时， 将衬底中的空穴吸引到氧化层界面， 我们称此处为“积累区”。 随着UGS

16、负压变小， 界面空穴密度 下降， 在氧化层下开始形成耗尽层， 器件进入弱反型状态。 总 电容为Cox与Cdep的串联电容， 总电容减小。 随着UGS为正且进 一步加大超过UTH时， 器件进入强反型层状态， 导电沟道出现， Cox基本不变。 积累区强反型 CGS UTH UGS O CMOS集成电路设计基础(1)33 MOS管小信号等效电路管小信号等效电路 低频小信号模型 根据以上分析， 一个衬底若不和源极短路， 则存在体效应。 同时考虑沟道调制效应和衬底调制效应(体效应)的低频小信号模型 如图 所示。 gmbUbs Ubs S B D id Ud gmUgs Ugs G Ug rds ib CMOS集成电路设计基础(1)34 栅跨导 Doxnm I L W Cg2 FBS m mbm U g