06第六章VHDL语言的并行描述语句习题答案

1、? 7 ?填空题1、 在实际的数字系统中， 某些动作是互相独立，可以在同一时间执行的，在VHDL语言中应该使用并行描述语句来对这些动作进行描述。2、当信号代入语句在进程内部使用时，它将以顺序语句的形式出现，当其在结构 体的进程之外使用时，它将以并行语句的形式出现。3、 选择信号代入语句的并发操作可以在进程外实现进程内的CASE语句的功能。END PROCESS。4、PROCESS语句不是一条单纯的程序语句，而是一个程序结构，该程序结构起始 于进程的标识符，终止于5、 在进程语句中可以定义变量(VARIABLE )而不能定义信号量( SIGNAL )，其 等效于开辟了一个存储空间，WAIT语句，

2、那么该进程将陷入无限6、如果进程中既没有敏感信号列表，又没有 循环中。7、 元件调用语句(COMPONENT )语句的结构中，GENERIC语句进行元件的参数 说明，PORT语句进行元件的端口说明8、端口映射有两种方法：端口位置映射和端口名称映射。9、块(BLOCK)语句可以分为普通 BLOCK 语句和卫式 BLOCK 语句。10、 在 VHDL 语言程序中，子程序有两种：一是过程,PROCEDURE)，二是函数 (FUNCTION )。11、过程语句和函数语句的最主要的区别是函数语句可以有返回值。_12、在VHDL语言中信号的延迟分两种模型，惯性延时和传输延时。综述题1、在一个构造体中块结构

3、和进程结构的区别是什么?答案:一个构造体中的各个块是并行执行的，与书写顺序无关。 每个块里的各个语句也是并行执行的，与书写顺序无关。一个构造体中的各个进程是并行执行的，与书写顺序无关。每个进程里的各个语句是顺序执行的，与书写顺序有关。在一个构造体中，块里面可以包含多个进程，各个进程是并行执行的。在一个构造体中，块与进程可以并列，各个块和进程都是并行执行的。在一个构造体中， 进程里面不能包含块结构。因为进程里面是顺序执行语句，而块语句结构是并行执行的。2、简述什么叫并发过程调用语句以及其使用要点。答案:如果调用出现在进程之外、构造体之内，这样的过程调用就称为并发过程调用语句 （Concurren

4、t Procedure Call ），在过程的使用中需要注意以下几点：它有独立的行为表现形式，在该语句并发过程调用语句是一个完整的语句结构， 句首可以加标号。并发过程调用语句应该带有输入（IN ）、输出（OUT ）或者双向（INOUT ）的参数列表，这些参数应列在过程名后面的括号内。并发过程调用语句可以有多个返回值，但是这些返回值必须通过过程中所定义的输出或双向参数带回。实验【一】VHDL语言条件信号代入语句应用实验目的：熟悉VHDL语言中的条件信号代入语句应用实验任务：在Quartus II中建立一个VHDL语言文件，编写一个结构体，在结构体 中使用条件信号代入语句完成如下的判断过程。输入信

5、号a、b。输出信号out1、out2、out3、out4。当a、b 为“ 00 ”的时候，out1输出1，其他输出为0。当a、b 为“ 01 ”的时候，out2输出1，其他输出为0。当a、b 为“ 10”的时候，out3输出1，其他输出为0。当a、b 为 “ 11 ”的时候，out4输出1，其他输出为0。答案：-结构体ARCHITECTURE RT OF VHDLWHEN ISBEGIN-将output1output4定义为矢量out put =0001 WHEN a = 0 AND b = 0 ELSE0010 WHEN a = 1 AND b = 0 ELSE0100 WHEN a = 0

6、 AND b = 1 ELSE1000 WHEN a = 1 AND b = 1 ELSE 1111;END RT;实验【二】VHDL语言选择信号代入语句应用实验目的：熟悉VHDL语言中的选择信号代入语句应用实验任务：在Quartus II中建立一个VHDL语言文件，编写一个结构体，在结构体 中使用选择信号代入语句完成如下的判断过程。输入信号a、b。输出信号 out1、out2、out3、out4。0。0。0。其他输出为其他输出为其他输出为当a、b为“ 00的时候，out1输出当a、b为“ 01 ”的时候，out2输出当a、b为“ 10”的时候，out3输出当a、b为“11 的时候，out4输

7、出1，其他输出为0。 答案：ARCHITECTURE RT OF VHDLSELECTWHEN IS-结构体SIGNAL datain:BIT_VECTOR(O to 1);BEGINdatain = a&b;-使用了一个组合将输入组合到一起WITH datain SELECTout put =0001 WHEN 00,0010 WHEN 01,0100 WHEN 10,1000 WHEN 11;END RT;实验【三】VHDL语言进程语句应用实验目的：熟悉VHDL语言中的进程语句应用实验任务：在Quartus II中建立一个VHDL语言文件，编写一个结构体，在结构体 中完成如下一个进程。输入

8、信号输出信号输出信号 输出信号答案：a、b。Y1，Y2，都是BIT类型。Y1是两个输入信号的与操作结果。Y2是两个输入信号的或操作结果。1_1 BRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;-库文件P ROCEDURE abtoY-过程名(a,b : IN BIT;-过程的参数Y1,Y2 : OUT BIT ;) ISBEGIN-过程开始Y1 = a AND b;Y2 = a OR b;END abtoY ;-过程结束实验【四】VHDL语言块语句应用实验目的：熟悉VHDL语言中的块语句应用在Quartus II中建立一个 VHDL语言文件，编写一个结构体，在

9、结构体 中完成如下两个块语句。输入信号输出信号在块语句输出信号输出信号在块语句实验任务：a、 b、c、d。Y1、Y2、Y3、Y4， 1中：Y1是两个输入信号Y2是两个输入信号2中，都是BIT类型。a、b的与操作结果。a、b的或操作结果。输出信号输出信号Y3是两个输入信号Y4是两个输入信号c、c、d的与操作结果。d的或操作结果。答案:SIGNALQ1,Q2,Q3,Q4 : BIT;-内部信号定义BEGINcblock inst:BLOCK-块开始BEGINQ4Q1=a AND b;Q2=a OR b;Q3=c AND d;c OR d;Y1=Q1 ;Y2=Q2 ;Y3=Q3 ;Y4=Q4 ;-块

10、内的并行语句=END BLOCKcblock_inst ;-块结束实验【五】VHDL语言过程语句应用实验目的：熟悉VHDL语言中的过程语句应用实验任务：在Quartus II中建立一个 VHDL语言文件，编写一个结构体，在结构体 中完成如下过程语句的应用。使用一个过程完成实验四的块语句内部的操作，即两个输出分别是两个输入的与、或操 作的结果。然后调用这个过程实现实验四的电路结构。答案:1_1 BRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ;1_1 BRARYWORK ;USE WORK.my package1.ALL ;-库文件-这是用户自己定义的库ENTITY VHDL PROCEDURE ISP ORT(ain,bin,cin,din: IN BIT;YOUT1,YOUT2,YOUT3,YOUT4: OUT BIT);END ENTITY;P ROCEDURE abtoY-过程名(a,b : IN BIT;-过程的参数Y1