基于FPGA的液晶显示驱动IP核的实现

1、第 20 卷 第 4 期液晶与显示Vol 20 ,No 42005 年 8 月Chinese Journal of Liquid Crystals and DisplaysAug. ,2005文章编号:1007 2780 (2005) 04 0324 04基于 F P GA 的液晶显示驱动 IP 核的实现王骞1 ,2 ,丁铁夫12(1 . 中国科学院长春光学精密机械与物理研究所 ,吉林长春 130033 ;112 22 . 中国科学院研究生院 ,北京 100039)摘 要 : 基于 FP GA ,研究了液晶显示驱动方法 ,参照 TF T2L CD CJ M10C11 的逻辑和时序要求设计了 3

2、2 32 可变宽度像素点的液晶显示驱动电路 ,用硬件描述语言 V HDL 编制了用于液晶显示驱动的 IP 核 ,该 IP 核用来实现可变显示坐标、可变像素宽度和可变灰度等级的液晶显示。经实验确认 ,该 IP 核占用 1 K30 中的 458 个L E ,在 1 K3023 芯片中 ,最高时钟频率为 25. 71 M Hz ,能够完成液晶显示时序及控制方面的要求且控制灵活; 能驱动大部分的 TF T2L CD ,通用性好;在外扩 SRAM 或 SDRAM 后即可应用于更大规模的液晶显示驱动 ,可移植性强 ,是用 FP GA 驱动 TF T2L CD 的一套较佳的解决方案。关键 词: 液晶显示;

3、FP GA ;驱动电路中图分类号: TN873 ; TN47文献标识码: A1引言液晶显示驱动有多种方法 ,通常采用的方法为基于专用集成电路的方法和基于通用微处理器的方法。本文研究了一种基于 FP GA ( EP1 K30 QC20823) 的液晶显示驱动方法 ,与专用集成电路相比 , FP GA 更灵活; 与通用微处理器相比 , FP2GA 的速度更快。利用硬件描述语言 , 编制了液晶显示驱动的 IP 核 ,开发了 32 32 可变宽度像素点的液晶显示驱动电路 ,指出 ,基于 FP GA 的驱动方法能够满足液晶显示驱动时序上的要求 , 且具有控制灵活的特点 , 在外扩片外 SRAM 或SDR

4、AM 后 ,容易移植在更多可变宽度像素点的液晶显示器的驱动上。因 FP GA 液晶显示驱动器的像素时钟为25 . 175 M Hz ,普通的单片机难以满足要求 ,故选用 AL T ERA 公司的 ACEX 系列 FP GA 作为驱动电路的核心部件。FP GA 即现场可编程门阵列器件 ,是一种超大规模集成电路 ,具有在电路可重配置能力(in circuit reco nfigurable , ICR) 。设计者设计的逻辑在编译、适配后变成网络表 ,下载到FP GA 芯片上之后 , FP GA 即可执行设计逻辑的功能。因此 , FP GA 非常适合于进行快速原型设收稿日期: 2004212209

5、; 修订日期: 2005202228计 ,设计者可完全控制产品开发过程中由逻辑设计到最终产品的全过程。2 设计与实现本液晶显示屏采用了商用的 CJ M10C11 系列 TF T 液晶显示屏 , 该显示屏是一种用非晶硅作为开关器件的有源矩阵液晶显示器 ,其接口为T TL 电平 ,分辨率为 640 480 像素 ,像素尺寸为 100 m 300 m ,灰度级为 64 级灰度 ,用 18 bit 数据信号能显示 262 144 色 1 。液晶显示驱动电路总体框图如图 1 所示。驱动电路通过串口和上位机进行通讯 ,数据通过串口传输到 FP GA 的片上 ROM 中 , 传输结束后FP GA 上的液晶显

6、示驱动电路开始工作 ,控制信号发生器产生控制信号及地址 , 并将由片上 ROM 读出的各可变宽度像素点的灰度值送 L CD 显示器显示。在本方案中 ,与上位机的串行接口、片上 ROM 、像素时钟发生器以及控制信号发生器都是在一片 FP GA ( ACEX1 K30) 上实现的。ACEX 系列的 FP GA 由排成行和列的逻辑阵列块 L AB (lo gic array block) 、每行之中嵌入的嵌入式阵列块 EAB ( embedded array block ) 、快速互连以及 IO 单元构成。每个逻辑阵列块包基金项目: 国家自然科学基金资助项目( No . 50473040 ,6027

7、7033 ,59973020 ,19974046)第 4 期王 骞 ,等 ; 基于 FP GA 的液晶显示驱动 IP 核的实现325图 1液晶显示驱动系统总体框图图 2 液晶显示器显示方案Fig. 1 Blockdiagram of liquid crystal display drivingFig. 2 Display scheme of L CD display含 8 个逻辑单元 L E (lo gic element ) 和一个局部互联。每个逻辑单元则由一个 4 输入查找表(L U T) ,一个可编程触发器 ,快速进位链、级连链组成 ,多个 L AB 和多个 EAB 通过快速通道互相连接

8、。嵌入式阵列块是 ACEX 系列器件在结构设计上的一个重要部件。它是输入端口和输出端口都带有触发器的一种灵活的 RAM 块 ,其主要功能就是实现一些规模不太大的 FIFO 、ROM 、 RAM 和双端口 RAM 等 2 ,3 。在本液晶显示驱动电路中 ,主要用宏功能模块实现片上 ROM ,它调用 FP GA 上的 EAB 资源实现灰度数据的存储 ,用普通的逻辑单元存储坐标值 ,实现可变宽度像素的像素宽度存储。在 ACEX1 K30 中 ,共有 6块 4 096 位的 EAB 资源 ,可实现 45 45 可变宽度像素的 18 bit 灰度显示。另外 ,在综合时 ,计数器、加法器等逻辑器件能够调用

9、 FP GA 上的快速进位链等资源 ,提高设计的性能。液晶显示器显示方案如图 2 所示 ,整个图像分为消隐区和可视区 ,在可视区中划分出 32 32可变宽度像素的控制显示区 ,每个可变宽度像素中是由 n n 个像素构成的。当扫描点位于可视区内 ,控制显示区外时 ,所显示的灰度为 0 ; 当扫描信号进入控制显示区后 ,根据控制信号发生器所产生的地址值 ,由 ROM 中读取灰度值 ,送L CD 显示器进行显示。控制显示区在可视区中的坐标以及每个可变宽度像素的宽度 ,即行或列方向上的像素数都是独立可调的 ,具有很强的灵活性。2. 1像素时钟发生器像素时钟发生器是 L CD 液晶显示器驱动 IP核中显

10、示和控制信号发生器的基准。该显示屏的时序信号为由水平和垂直视频时序组合而成的复合视频时序。像素时钟频率为25 . 175 M Hz , 像素时钟周期为 39 . 72 ns ,行显示时间为 640 个时钟周期 ,行消隐时间为 160 个时钟周期 ,每个视频行为 800 个时钟周期 ,帧显示时间为 480 个视频行周期 ,帧消隐时间为 45 个视频行周期 4 ,5 。在FP GA 中 ,将像素时钟发生器和控制信号发生器组合在同一个控制模块 WF 中 ,用硬件描述语言V HDL 实现了该液晶显示驱动 IP 核 , 如图 3 所示。CL K 脚接 25 . 175 M Hz 晶振 ,产生液晶显示屏所

11、需要的像素时钟。控制行、帧显示及消隐的二进制计数器在行、帧消隐期间复位 ,在行、帧显示期间开始工作 ,并产生控制信号发生器所需要的信号 6 。图 3液晶显示器驱动 IP 核Fig. 3IP core of L CD driving2. 2控制信号发生器控制信号发生器最主要的部分是地址产生器 ,它根据水平和垂直显示及消隐计数器的值产生控制信号 ,其状态机如图 4 所示。液晶显示驱动器驱动电路工作后 ,首先由 ROM 中读入控制显326液晶与显示第 20 卷图 4控制信号发生器状态机Fig. 4State machine of co nt rol signal generato r示区的参照点坐标

12、、控制显示区每行中的可变宽度像素数、可变宽度像素的宽度等数据 ,在水平显示及垂直显示时间 , 将水平显示与垂直显示计数器中的值与这些数据进行比较 ,判定是否进入控制显示区域 ,需要进行显示。如未进入控制显示区域 ,即 Ent = 0 ,则灰度值为 0 , 若 Ent = 1 则水平、垂直的可变宽度像素计数器和像素计数器开始计数 ,如垂直的像素计数器 Vis 、水平的可变宽度像素计数器 Hsb 和水平的像素计数器 His 都为零 ,则表示已扫描到一行可变宽度像素的最后一个像素 ,触边计数器 Rre 计数值加 1 。根据触边计数器、水平可变宽度像素计数器以及每行中的可变宽度像素数 (为常数 ,本文

13、中为 32) ,可确定地址 Addr 的值。通过此地址即可由 ROM 中读出灰度值 , 送到 TF T 液晶显示屏后就可以控制每个可变宽度像素的灰度值 ,即加在每个像素的两极的电压 , 从而实现可变坐标、可变像素宽度、可变灰度的显示。液晶显示驱动 IP 核的仿真结果如图 5 所示 ,其中 enab 为复合同步信号 ,f syn 为帧同步信号。该 IP 核在 Quartus II 4. 2 下编译通过 ,占用1 K3023中的 458 个 L E ,最高时钟频率为 25. 71 M Hz ,满足设计要求。 图 5帧、行时序仿真结果Fig. 5Frame and row timing simula

14、tio n3结 语片外 SRAM 或 SDRAM 代替片上 ROM 。另外 ,若液晶屏的分辨率更高 ,如 800 600 ,此时像素本方案以 FP GA 为核心 ,实现了液晶显示器时钟为 50 M Hz ,可用线性反馈移位寄存器型计驱动 IP 核 ,整个系统控制灵活 ,结构紧凑。当然 ,数器(L FSR Co unter) 代替二进制计数器 7 ,以取对于规模更大的方案 ,如 100 100 像素等 ,可用得更好的显示效果。参考 文献: 1 吉林彩晶数码高科显示器有限公司. TF T L CD 模块产品说明书 CJ M10C11 Z . 2000 . 2 宋万杰 ,罗丰 ,吴顺君. CPLD

15、技术及其应用 M . 西安:西安电子科技大学出版社 ,1999 . 3 Wakerly. John F. 数字设计原理与实践 M . 北京:机械工业出版社 ,2003 . 4,王彬. IC设计基础 M .西安:西安电子科技大学出版社 ,2003 .任艳颖2第 4 期王骞 ,等 ; 基于 FP GA 的液晶显示驱动 IP 核的实现327 5 张义磊 ,安吉宇 ,仲崇亮 ,等. ARM芯片 S3C2410 驱动 TF T2L CD 的研究J . 液晶与显示 ,2005 ,20():61266 .1 6 吴平 ,龚彬 ,丁铁夫. 液晶显示模块和 MSP430 单片机在显示终端上的应用 J . 液晶与

16、显示 ,2003 ,18 (6) :4362441 . 7 Smit h Douglas J .H DL Chi p Desi gn M .Madison : Doone Publications , 1996 .Real ization of FPGA Based IP Core of Liquid Crystal Display DrivingWAN G Qian1 ,2 , D IN G Tie f u1(1 .Chan gchun I nstit2 .Gra duate S chool of Chi nese A ca dem y of S ciences , B2ei j i ng1

17、00039 , Chi na)130033 , Chi na;ute ofO ptics , Fi ne Mechanics and Physics , Chi nese A ca dem y ofS ciences , ChangchunAbstractThe driving met ho d of t he liquid crystal display based o n FP GA was researched , t he driving circuit of 32 32 widt h2variable pixel liquid crystal displays was develop

18、ed acco rding to t he lo gic and timing demand of CJ M10C11 TF T2L CD. The IP co re was co mpiled to drive liquid crystal display wit h hardware descrip tio n language V HDL . This IP co re can realize t he display of variable coo rdinate , variable pixel widt h and variable gray scale. This driving

19、 met ho d was notarized in experiment ; it used 458 lo gic element s in 1 K30 and can achieve t he fastest clock f requency 25 . 71 M Hz when 1 K3023 is used. It can f ulfill t he timing and co nt rol requirement s and versatile at co nt rol . This design can be univer sally used because it can drive mo st TF T2L CD , and can be well t ransplanted to larger scale L CD display