任意进制的计数器实现

1、74161(2) 74161(3) 三、任意进制计数器三、任意进制计数器 1. 已知已有计数器的模为已知已有计数器的模为N，要构成的任意进制计数器，要构成的任意进制计数器 的模为的模为M，且，且MN如何处理如何处理 方法：用多片方法：用多片N进制计数器级联成模大于进制计数器级联成模大于M的计数器的计数器N (1)并行进位法（同步工作）并行进位法（同步工作） 注意此处注意此处 连接方式连接方式 在此时刻发在此时刻发 生进位生进位 此行说明此行说明ET功能优先功能优先EP ， 即同时有信号输入即同时有信号输入ET起作用起作用 高低为进位都为高低为进位都为 标准进位信号标准进位信号 高位进位信号为非

2、标准进位信号高位进位信号为非标准进位信号 即特殊电平持续宽度不为一个脉冲周期即特殊电平持续宽度不为一个脉冲周期 (2)串行进位法（异步工作）串行进位法（异步工作） 注意非门的使用注意非门的使用 构建构建MN计数器原理和过程：计数器原理和过程： 1. 级联构造计数器容量级联构造计数器容量NM 2. 按照按照MN的方法构建的方法构建 例例6.3.4构成构成29进制计数器进制计数器（MN和和MN方法相同方法相同） (1) RD端整体清零端整体清零/复位法复位法 (2) LD端整体置数法端整体置数法 3. 用用M=M1*M2级联的方法级联的方法 M1=10 ，M2= 6 , M=60 。注意两种进位方

3、式。注意两种进位方式。 四、移位寄存器型计数器四、移位寄存器型计数器 1. 环形计数器环形计数器 可自启动的状态图可自启动的状态图 可自启动的环形计数器可自启动的环形计数器 环形计数器状态利用率低环形计数器状态利用率低 2. 扭环形计数器扭环形计数器 五、自锁：计数器一次计数动作后停止工作。如五、自锁：计数器一次计数动作后停止工作。如74LS160计数计数 满一次后就停止工作。满一次后就停止工作。 工作状态工作状态 X0XXX置置 0（异步）（异步） 10XX置数（同步）置数（同步） X1101保持（包括保持（包括C） X11X0保持（保持（C=0） 1111计数计数 ETEPDLRCLK D

4、 6.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法 设计步骤设计步骤: : 1.1.逻辑抽象逻辑抽象: :确定确定I/O变量变量, ,用字母表示用字母表示, ,并进行逻辑赋值；并进行逻辑赋值； 确定逻辑过程确定逻辑过程状态状态的数量和意义的数量和意义, ,用符号表示用符号表示, ,建立原始状态图建立原始状态图； 2.2.状态化简状态化简: :合并合并等价状态等价状态( (三同条件三同条件),),尽量减少状态数量；尽量减少状态数量； 3.3.状态分配状态分配/ /编码编码: :确定编码位数确定编码位数, ,2n-1N计数器原理和过程：计数器原理和过程： 1. 级联构造计数器容量级联构

5、造计数器容量NM 2. 按照按照MN的方法构建的方法构建 四、移位寄存器型计数器四、移位寄存器型计数器 1. 环形计数器环形计数器 可自启动的状态图可自启动的状态图 五、自锁：计数器一次计数动作后停止工作。如五、自锁：计数器一次计数动作后停止工作。如74LS160计数计数 满一次后就停止工作。满一次后就停止工作。 工作状态工作状态 X0XXX置置 0（异步）（异步） 10XX置数（同步）置数（同步） X1101保持（包括保持（包括C） X11X0保持（保持（C=0） 1111计数计数 ETEPDLRCLK D 6.4 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法 设计步骤设计步骤: :

6、 1.1.逻辑抽象逻辑抽象: :确定确定I/O变量变量, ,用字母表示用字母表示, ,并进行逻辑赋值；并进行逻辑赋值； 确定逻辑过程确定逻辑过程状态状态的数量和意义的数量和意义, ,用符号表示用符号表示, ,建立原始状态图建立原始状态图； 2.2.状态化简状态化简: :合并合并等价状态等价状态( (三同条件三同条件),),尽量减少状态数量；尽量减少状态数量； 3.3.状态分配状态分配/ /编码编码: :确定编码位数确定编码位数, ,2n-1M2n ； 用代码代替符号表示状态用代码代替符号表示状态, ,编码方案不同编码方案不同, ,电路结构不同；电路结构不同； 4.4.求出三组方程求出三组方程:

7、 :根据状态图直接求根据状态图直接求输出输出输出输出和和状态方程状态方程, ,选定选定 触发器类型触发器类型, ,并推导出并推导出驱动方程驱动方程； 5.5.画出逻辑图画出逻辑图: :通过输出方程和驱动方程画出时序逻辑电路图；通过输出方程和驱动方程画出时序逻辑电路图； 6.6.验证能否自启动验证能否自启动: :检查无效状态是否形成无效循环。检查无效状态是否形成无效循环。 分析分析: : 逻辑图逻辑图三组方程三组方程通过计算通过计算状态转换表状态转换表状态转换图或时序图状态转换图或时序图 “111” 序列检测器序列检测器 X Y CLK 例例6.4.2. 设计一个串行数据检测器。设计一个串行数据检测器。 要求：连续输入三个或三个以上要求：连续输入三个或三个以上1时时 输出为输出为1,其他情况下输出为其他情况下输出为0。 三、状态分配三、状