多功能频率特性测试仪的设计

1、论文题目：多功能频率特性测试仪的设计论文题目：多功能频率特性测试仪的设计 摘摘 要要 本文主要以单片机为控制核心，设计了一个频率特性测试仪。文中主要阐 述了该仪器的结构、工作原理和性能特点。整个系统主要包括控制电路、数控 扫频信号源电路、峰值测量电路、相位差测量电路以及数控衰减网络。该仪器 硬件结构简单，软件设计灵活，具有测量范围宽、精度高、使用方便等特点。 关键词关键词: :直接数字频率合成（DDS）;电子测量;幅频特性;相频特性;单片机 Frequency Characteristic Instrument Based on Single-chip Computer Abstract Th

2、is paper presents a type of frequency characteristic testing meter which is based on single chip microcomputer. It mainly expounds the instrument structure, working principle and characteristics. The system mainly consisted of numerical control circuit, signal circuit, sweeping circuit and CNC atten

3、uation network. This instruments hardware structure and software design flexible, simple with wide measure range, high precision. And it is easy to use. Keywords: DDS; Electronic measurement; Amplitude-frequency characteristic; Phase-frequency characteristic; Single-chip microcomputer 目目 录录 1 绪论.1 2

4、 系统总体方案设计.1 2.1 频率特性的基本概念.1 2.2 测量原理.1 3 系统硬件原理框图设计.2 3.1 控制电路设计.3 3.1.1 最小单片机系统.3 3.1.2 通信接口电路.3 3.2 数控扫频信号源的电路设计.4 3.2.1 直接数字合成芯片 AD7008 介 绍.4 3.2.2 AD7008 与单片机的接口电路.5 3.2.3 低通滤波器设计.7 3.2.4 信号放大输出电路.8 3.3 相位测量电路设计.9 3.3.1 相位测量原理框图.9 3.3.2 测相电路硬件设计.9 3.4 幅值测量电路设计.10 3.4.1 峰值检测电路.10 3.4.2 A/D 转换器 MA

5、X197 介绍13 3.4.3 MAX197 和单片机的接口电路15 3.5 输入衰减电路设计.15 4 系统软件设计.16 4.1 单片机通信程序的实现.16 4.2 单片机测量控制程序的设计.17 4.2.1 频信号源的控制程序设计.17 4.2.2 相位测量程序的设计.19 4.2.3 幅值测量程序的设计.20 5 结束语.22 致谢.22 参考文献.23 1 绪论绪论 在电路测试中，常常需要测试频率特性电路的频率特性体现了放大器的 放大性能与输入信号频率之间的关系，频率特性测试仪是显示被测电路幅频、 相频特性曲线的测量仪器。传统扫频仪不仅价格昂贵、体积庞大，而且只能显 示幅频特性曲线，

6、不能得到相频特性曲线，更不能打印被测网络的频响曲线， 给使用带来诸多不便为此，设计了一种基于单片机的频率特性测试仪。在此 主要采用集成的直接数字合成波形 DDS 技术及单片机系统构成外围测量电路设 计了一个频率特性测试仪。该仪器硬件结构简单，软件设计灵活，具有测量范 围宽、精度高、使用方便等特点。 2 系统总体方案设计系统总体方案设计 2.1 频率特性的基本概念频率特性的基本概念 频率特性指系统传递不同频率的正弦信号的性能，包括幅度频率特性和相 位频率特性。幅度频率特性描述系统对于不同频率的输入正弦信号在稳态情况 下的衰减或放大特性；相位频率特性描述系统的稳态输出对于不同频率的正弦 输入信号的

7、相位滞后或超前的特性。 2.2 测量原理测量原理 对于一个电子部件，一个网络或一个系统的频率特性是可以用实验方法测 试。测试方法有点频测量法和扫频测量法。 点频测量法的方框图如图 1 所示。测试时，信号源的频率由低至高逐点调 节，幅度保持不变，同时分别读出电压表的数值。然后把信号频率的变化定为 横坐标，以电压幅度定为纵坐标，逐点画出各频率点对应的电压值，便可以描 绘出平滑曲线，即得到被测系统的幅度频率特性曲线。 图 1 点频测量的方框图 扫频测量法是点频测量法的改进，其方框图如图 2 所示。一方面，改进测 试信号源，用扫频信号源把逐点调节频率改为逐点扫动频率；另一方面，改进 接收信号的指示器，

8、使信号随频率变动的轨迹用示波器直观地显示出来，从而 正弦信号发生器 电压表 电压表 示波器 被测电路 直接得到被测系统的幅度频率特性曲线。 通常把扫频信号发生器、峰值检波器、示波器、频标信号发生器组成一个 整体，即为频率特性测试仪，也称为扫频仪。 图 2 扫频测量方框图 3 系统硬件原理框图设计系统硬件原理框图设计 随着数字测量技术和计算机技术的迅速发展，设计和制作扫频仪的技术条 件也越来越先进。本文以单片机为主要控制中心，针对频率特性的扫频测量法 从以下三个方面进行入手:一是测试信号源，运用直接数字合成波形 DDS 技术 将由扫描电压控制振荡频率的正弦振荡器用由单片机控制的数字合成扫频信号

9、源代替；二是测量结果的表达方式，峰值检波器的输出用 A/D 转换器实现从模 拟量到数字量的转换。将所得数字量通过串口传送给 PC 机， 利用 PC 机强大 的显示和打印功能实现对被测电路的频率特性曲线的显示和打印。三是利用 PC 机强大的运作能力，对所测得数据进行分析处理，拟合出近似的被测电路频率 特性的数学公式和传递函数。系统的原理框图如图 3 所示。 图 3 系统原理框图 测试过程为:通过 PC 机上的软面板输入测试信号的频率范围、信号幅度、 扫频方式和输入的衰减系数等参数。单片机通过串口从 PC 机接收指令和数据， 控制扫频信号源产生所需要的扫频信号，同时控制幅度测量和相位差测量并且 将

10、数据存储和回传到 PC 机。PC 机对单片机回传的数据进行分析处理，再在显 示器上显示测量结果或在打印机上打印测量结果。 系统主要由以下几部分组成:控制电路、数控扫频信号源部分、峰值测量电 路、相位差测量电路以及数控衰减网络。控制电路以单片机为核心对系统的扫 频信号发生电路和信号输入衰减和测量电路进行控制；数控扫频信号源根据控 通信 接口 PC 机 数控扫频 信号源 A/D 转 换模块 峰值检 波器 相位差测 量模块 被测 电路 衰 减 网 络 最 小 单 片 机 系 统 制电路给出的参数产生扫频信号；峰值测量电路在控制电路的控制下测量不同 频率对应的输出信号和输入信号的峰值:相位差测量电路测

11、量不同频率对应的输 出信号和输入信号之间的相位差；数控衰减网络是一个由单片机控制的分压电 路，实现对输入信号的衰减。 3.1 控制电路设计控制电路设计 控制电路主要由最小单片机系统和串口通信接口构成。单片机通过串口从 PC 机获得控制参数，再对数控扫频信号源、峰值测量电路、相位差测量电路以 及数控衰减网络进行控制。 3.1.1 最小单片机系统最小单片机系统 在本系统的设计中，为了硬件设计的方便选用 C51 系列单片机中带有 8KFLASH 程序存储器的 AT89C52 单片机构成最小单片机系统。由于系统要求 临时存储大量的数据，需要扩展外部数据存储器，本设计采用 4 片 6264 扩展 32K

12、 的外部数据存储器由单片机控制的外围器件和电路(存储器 6264、DDS 芯片 AD7008、A/D 转换芯片 MAX197 以及数控衰减网络)都具有与微处理器总 线兼容的并行接口。因此单片机组成的最小单片机系统采用并行外围扩展，数 据传送由数据总线 DB 完成，外围功能单元寻址由地址总线 AB 完成，控制总 线则完成传输过程中的传输控制，如读、写操作等。 3.1.2 通信接口电路通信接口电路 本系统中，单片机和 PC 机之间只是进行近程的小批量的数据通信。因此， 在设计时硬件上采用三线制(RXD、TXD、GND)软件握手方式，即将 PC 机和 单片机的“发送数据线(TXD)”与“接受数据线(

13、RXD) ”交叉相连，两者的地线 (GND)直接连接，而其它信号线如握手信号线等均不使用，而采用软件握手。 由于 RS232C 是为促进公用电话网络进行数据通信而制定的标准，其逻辑 电平对地是对称的，与 TTL 逻辑电平完全不同。RS232C 标准的逻辑“0”电平规 定为+5 到+15 V 之间，逻辑1电平规定为-5 到-15V 之间。因此，将 PC 机串口 和单片机的串口的 RXD 和 TXD 交叉连接时必须进行电平转换。 MAX232 芯片是 MAXIM 公司生产的包含两路接收器和驱动器的 IC 芯片， 其内部有一个电源电压变换器，可以把输入的+5V 电压变换为 RS232C 所需要 的+

14、10V 和-10V 电压。所以采用此芯片只需单一的+5V 电源就可以，电路简单。 PC 机与单片机串口通信硬件连接如图 4 所示。 图 4PC 机与单片机串口通信硬件连接 在图 4 中 MAX232 芯片的外接电容 C1、C2、C3、C4 及 V+，V-是电源变 换部分。在实际应用中，器件对电源噪声很敏感。因此对地须加去藕电容 C5， 其值为 0.1pF。电容 C1、C2、C3、C4 取同样数值的电解电容 1.0uF，用以提高 抗干扰能力。芯片的 T1in，T2in 可以直接接 TTL/CMOS 电平的 MCS-51 型单 片机的串行发送端 TXD；R1in，R2in 可以直接接 PC 机的

15、RS232C 串口的发送 端 TXD； T1out，T2out 可以直接接 PC 机的 RS232C 串口的接收端 RXD；R1out，R2out 可以直接接 TTL/CMOS 电平的 MCS-51 型单片机的串行 接收端 RXD。 3.2 数控扫频信号源的电路设计数控扫频信号源的电路设计 在频率特性测试仪的设计中，扫频信号源的质量具有重要的意义。无论是 模拟式扫频仪，还是虚拟扫频仪，都要求扫频信号的频率能够按一定的模式逐 点调节。为此，本设计中选用直接数字合成(DDS)芯片作为扫频信号源的核心 芯片。由单片机对直接数字合成(DDS)芯片进行控制，构成一个频率和幅度均 可控的扫频信号源。 目前

16、 DDS 专用芯片较多，一般频率越高，则价格越高，从成本考虑，这里 选择 AD7008 系列中 20MHz 芯片，如果考虑工作频率覆盖短波频率，可选择 AD7008- 50MHz 和 AD9850(工作频率为 100MHz)，也可选择 Q2220、Q2330 等。 3.2.1 直接数字合成芯片直接数字合成芯片 AD7008 介绍介绍 AD7008 是采用先进的直接数字合成(DDS)技术，推出的高集成度 DDS 频 率合成器。它内部包括可编程 DDS 系统、高性能 10 位 DAC、与微机的串行和 并行接口以及控制电路等，能实现全数字编程控制的频率合成器和时钟发生器。 如果接上精密时钟源，AD7

17、008 即可产生一个频率和相位都可编程控制模拟正 弦波输出。根据需要还可以对此信号进行调频、调相或调幅控制。此输出信号 可直接用作频率信号源或转换方波以作时钟输出。AD7008 接口控制简单，可 以用 8 位或 16 位并行口或串行口直接输入频率、相位、以及调幅幅度等控制数 据。32 位频率控制字在 20MHz 时钟时的输出频率分辨率可达 0.047Hz，最大输 出频率可达 6MHz，器件采用 CMOS 低功耗工艺，不需信号输出时还可通过硬 件或软件设置为低功耗方式。其最大输出电压、电流值分别为 1V、20mA，采 用单一正 5V 电源供电及 44 脚 PLCC 封装形式。AD7008 包括三

18、个主要部分:第 一部分是由一个 32 位相位累加器、一个余弦/正弦表、一个 10 位的 D/A 转换器 和两个频率、一个相位和两个幅度调节寄存器组成的可编程 DDS 数字合成系统； 第二部分是用于设置 AD7008 的工作模式的一个命令寄存器和幅度调制单元； 第三部分是并、串行接口及控制电路，用来和微机接口，以实现对频率、相位 和幅度调节寄存器的写入修改。 3.2.2 AD7008 与单片机的接口电路与单片机的接口电路 图 5 是 AD7008 和单片机接口的实现电路，该接口采用并行 8 位接口方式。 AD7008 的低 8 位数据线与单片机的数据总线相连。写控制()和片选()相WRCS 连后

19、接单片机系统的一个片选信号(该片选信号的对应的地址空间为:8000H- 9FFFH)；AD7008 的寄存器载入控制 LOAD 与单片机系统的一个片选信号(该片 选信号的对应的地址空间为:C000H-DFFFH)通过“非门”连接。 图 5 AD7008 与单片机的接口电路 AD7008 的 D15-D0 是数据总线。D7-D0 是用 16 位输入端口向 32 位并口寄 存器写数据的低 8 位，D15-D8 是高 8 位，当数据总线配置成 8 位总线模式时， D15-D8 要接地，本接口电路中使用的是 8 位总线模式。RESET 是 AD7008 的 寄存器复位控制端口，输入高电平有效，复位所有

20、寄存器为 0，同时停止输出。 在本接口电路中 AD7008 的复位控制 RESET 与单片机的 P1.4 相连，因此通过 单片机向 Pl.4 口输出高电平可以对 AD7008 进行复位控制。 SLEEP 是低功耗休眠控制，当它为高电平时，芯片进入低功耗休眠模式， 内部时钟被禁止，DAC 电流源关闭，在内部命令寄存器中的 SLEEP 位具有同 样的控制功能。 FSELECT 为频率选择，当 FSELECT=0 时，频率输出决定于 FREQ0 寄存 器的值；当 FSELECT=1 时，频率输出决定于 FREQ1 寄存器中的频率码。 AD7008 输出的正弦信号的频率与频率寄存器中的值和时钟频率的关

21、系为: （1） 式中，时钟频率取 20MHz，故有频率分辨率为=0.00465Hz， CLK ff 为频率寄存器中的频率码，长度为 32 位。可见，利用 AD7008(20MHz)的N 频率分辨率近似为 0.005Hz，本系统中取 0.1Hz。 LOAO 是数据装载允许脚，只有当它为高电平时，由 TC3-TC0 地址总线选 中的寄存器才允许写入数据。 TC3-TC0 为传输地址控制总线，用来决定数据传输过程中使用的目的寄存 器和源寄存器(见表 1)。源寄存器可以是并行口寄存器或串行口寄存器，目的寄 存器可以控制寄存器(见表 2)中的命令寄存器(COMMAND REG)，频率 0 寄存 器(FR

22、EQ0 REG)、频率 1 寄存器(FREQ1 REG)、相位寄存器(PHASEREG)、调 幅寄存器(IQMOD REG)中的任何一个。TC3-TC0 应先于 LOAD 的上升沿有效， 并且在 LOAD 处于高电平时不能改变。命令寄存器只能从并行口寄存器装入。 表 1 源寄存器和目的寄存器 TC3 TC2 TC1 TC0 LOAD X X X X 0 0 0 X X 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 源寄存器 并行口寄存器 并行口寄存器 并行口寄存器 无效 并行口

23、寄存器 串行口寄存器 串行口寄存器 串行口寄存器 串行口寄存器 并行口寄存器相位寄存器 调幅寄存器 频率 0 寄存器 频率 1 寄存器 相位寄存器 调幅寄存器 频率 0 寄存器 命令寄存器 无效 目的寄存器 频率 1 寄存器 表 2 控制寄存器 为参考电压输入引脚，在它与 VAA 之间应接一个 0.luF 的去藕电容， ref V 芯片内部有一个 1.27V 的参考电压，如果需要也可以外接参考电压。 FAADJUST 是满量程调整引脚，DAC 的满量程电流输出决定于连接在 FSADJUST 与地之间的量程调整电阻的阻值，与满量程电流输出之间 SET R SET R 的关系为: 6233 1.2

24、7, ref ref SET FULL SCALE V R IOUTmAVV （2） 通常取典型值 390 欧姆，满量程输出电流为 20mA。 SET R IOUT 和为 DAC 输出引脚，相当于一个高阻抗电流源。负载电阻连IOUT 接在工 OUT 与地(AGND)之间，将输出电流信号转换为电压信号，直接IOUT 与模拟地(AGND)连接或通过一外接电阻与模拟地(AGND)连接。在本电路中， 在 IOUT 与地(AGND)之间连接一个阻值为 49.9 欧姆的电阻，因此输出满量程 电压为: 49.91.0( ) FULL SCALLFULL SCALL UOUTOUTIV （3） 3.2.3 低

25、通滤波器设计低通滤波器设计 AD7008 实际上是利用相位累加器进行相位累加，通过查找表得到幅度值， 经过一个 10 位 D/A 转换得到正弦波。由于含有 D/A 转换，因此存在一定的高 次谐波分量干扰，输出一般要用低通滤波器进行滤波处理。为了消除输出信号 中的高次谐波，一般采用衰减特性陡直的椭圆滤波器。这里采用 C0720 型椭圆 名称 COMMAND REG FREQ0 REG FREQ1 REG IQMOD REG PHASE REG 大小 4 位 CR3.0 32 位 DB31.0 32 位 DB31.0 12 位 DB11.0 20 位 DB19.0 复位值 全 0 全 0 全 0

26、全 0 全 0 描述 命令寄存器,只能从并行口寄存器装入 频率 0 寄存器,决定输出信号频率 频率 1 寄存器,决定输出信号频率 相位寄存器,其值与相位累加器的值相加 调幅寄存器,其值决定输出信号的幅值 低通虑波器，其结构如图 6 所示。 654.66pF918.38pf825.9pF530.1pF 64.56pF316.56pF22.467pF 1.678uH1.263uH1.307uH 图 6 低通滤波器 滤波器的输入电阻、输出电阻均为 50 欧，与 AD7008 的输出相匹配。考虑 到奈奎斯特抽样定律，DDS 的输出频率一般取时钟的三分之一，故本设计的最 高输出频率 6MHz，因此滤波器

27、的截止频率为 6MHz。具体参数如图 6 所示。 3.2.4 信号放大输出电路信号放大输出电路 AD7008 的满量程输出电流为 20mA，能输出的最大电压为 1 伏。为了提高 输出正弦信号的幅度，必须对滤波器的输出信号进行放大处理。图 7 所示为信 号放大输出电路。 图 7 信号放大输出电路 在图 7 中，电压放大部分采用宽带运算放大器 0PA606。该运算放大器的单 位增益带宽典型值为 13MHz，转换速率典型值为 35V/ us。在本电路中， OPA606 接成反相放大电路，电阻 R13、R11 的阻值分别为 5K 和 1K，增益为- 5V/V，输入与输出反相，带宽大于 2MHz；在信号

28、频率为 1MHZ，增益为- 5V/V(即输出最大幅度约为 5V)时输出电压的最大变化速率为: 6 0 00 31.4 22105cos omom t dU Rtdt V UtfU s S （4） 在（4）式中，为输出电压信号(在本电路中是正弦信号)，为正弦电 0 U om U 压信号的幅值，为正弦信号的频率。f 0PA606 转换速率典型值为 35V/ps，大于信号的最大转换速率 31.4V/ps，能 够满足本仪器对输出扫频信号的要求。由于 OPA606 输出电流典型值为 10mA，驱动能力不够，为此在电路中使用了一个缓冲放大器 EL2001。EL2001 是一种低功耗、宽带、高转换速率的单片

29、缓冲放大器。该器件的输出电流可以 达到 100mA 左右，能够满足本仪器对输出扫频信号的要求。 缓冲放大器 EL2001 的输出分两路，一路输出作为被测网络的激励，一路 直接连相位测量和幅值测量电路。在本仪器中，对输入信号和输出信号的幅值 都进行测量，这样可以消除被测电路作为负载对扫频信号源输出幅值的影响。 3.3 相位测量电路设计相位测量电路设计 3.3.1 相位测量原理框图相位测量原理框图 相位是周期信号的一种重要的波形参数。在生产和研究中，经常要测量信 号的相位，相位测量通常是指比较两个相同频率的振荡信号，测量它们之间的 相位差，即相对相位。本文提出一种基于单片机的相位测量方法，实现电路

30、简 单，易于对测量数据进行处理和与其它设备进行通信。图 8 是以 51 单片机为核 心的相位测量方法的结构原理图。 图 8 相位测量原理图 它的基本原理是将相位差转换为时间，然后用单片机来测量时间间隔。如 图 8 所示，被测信号 el(t)、e2(t)经整形电路形成方波，方波的上升沿和下降沿 分别与振荡信号的正负过零点对应。整形电路的输出均分为两路，一路送异或 门，异或门输出矩形脉冲的脉宽下与相位中成比例。在复合门上用高频时钟脉 冲对相位脉冲进行刻度，即用异或门的输出脉冲来控制周期固定的高频时钟脉 冲的通过。复合门的输出经闸门和分频器后送单片机的计数器，在单位时间内 的计数值 N 正比于，这样

31、相位的测量就转化为数字化的时间测量；另一路分 别送 D 触发器的输入端口和时钟端口，D 触发器的输出送单片机的 Pl.0 端口用 来区分超前相角和滞后相角。 3.3.2 测相电路硬件设计测相电路硬件设计 在对两路正弦信号的相位差进行测量之前，需要通过整形电路将正弦信号 变换为矩形波。在本设计中测相前信号的整形电路选用宽频带正弦波一矩形波 变换电路，如图 9 所示。在图 9 所示电路中场效应管源极跟随器的接入是为了 消除变换电路对信号源的影响。 正弦波经图 9 所示的整形电路变换为方波后送到一测相逻辑电路，测相逻辑 电路如图 10 所示。 C35 0.02uF C39 0.1uF C45 0.1

32、uF C40 0.1uF + C36 410uF + C41 470uF Q3 PNP R19 2.2M R24 12K R27 2K R20 100K R16 1K R31 100 R26 10KR18 300K2.4K R30 Q2 JFET N 1 2 3 U14A 74LS132 +12V VCC 图 9 正弦波整形电路 1 2 3 74LS08 U16B 1 2 3 U16A 74LS08 1 2 3 U16C 74LS08 U15A 74LS86 CLK 3 SD 4 D 2 Q 5 CD 1 JP? 74LS74 1R 2 -1CKA 1 1QD 6 U17A 74HC393 2

33、R 12 -1CKB 13 2QB 10 U17B 74HC393 VCCVCC PH FL AG CLE AR CONIROL CLK Ui Uo CNT 图 10 测相逻辑电路 3.4 幅值测量电路设计幅值测量电路设计 测量正弦信号的幅度值，可以通过将被测信号离散化，通过信号幅值与其 自相关函数零点之间的关系求解，但将增加 A/D 部分的硬件成本。本系统中， 采用峰值检波器检测并保持信号的幅值，然后通过 A/D 转换将信号的幅值转化 成数字量。 3.4.1 峰值检测电路峰值检测电路 任意一个周期性交变电压 U(t)在一个周期内所能达到的最大值，称为该交 变电压的峰值。峰值电压的测量方法常用

34、的有:检波法、比较法、和采样法，其 中检波法是最通用的。正弦信号的幅值的大下等于正弦信号的峰值的大下。本 系统的设计中采用检波法测量正弦信号的峰值，峰值检波器检测并保持一段时 间内被测正弦信号的峰值，后续电路对峰值进行 A/D 转换，实现对正弦信号峰 值(幅值)的测量。峰值检波器的基本电路由二极管和保持电容组成，其电路如 图 11 所示。 图 11 峰值检波器基本电路 当复位开关 S 断开时，若 ，二极管 D 导通，输入信号通过二极管对 i U 0 U 电容 C 充电，输出电压自动跟踪输入信号的峰值。若 (5) d R C RCT (6) 在以上两式中，R 为检波器的负载电阻(即电容器的放电电

35、阻)；C 为检波器 的保持电容； 为二极管正向电阻(即电容器的充电电阻)；T 是被测电压的周 d R 期。 峰值检波器能够检测并保持输入电压的峰值是在假设式(5)和(6)的峰值检波 条件得到满足的前提下实现的。实际上，(5)式只是一种定性的描述，且满足的 程度不同，与的接近程度也不同。但是，二者的差异永远不可能等于零， 0 U i U 否则检波器中就无法维持充电和放电电流，检波器也就不能工作了。这就是理 论方法上的误差，造成此错误的根源在于电容上必须有充放电过程。电容器两 端的平均电压必然比被测电压的峰值小，其差值的大小与的比值 0 UUpU d R R 有关，理论上的相对误差为: (7) 以

36、上就(5)式不能完全满足而引起的理论误差。从式(7)可以看出，峰值检波 器的理论误差为一项负的误差，检波电路确定后，此项误差也就确定了。 同样由于(6)式定义的不够严格，造成了检波器产生频率。上述(6)式的物理 意义为:电容器 C 在很快充电以后，放电时间常数应比被测电压的周期 T 大得多， 以便保证下一次充电开始时，电容器上得电压下降得很少。 当被测电压得频率很低时，式(6)的满足存在困难；也就是说，为了满足峰 值检波条件，被测电压的频率下限受到一定的限制。检波器的低频误差为: （8） 在(8)式中 f 是被测电压的频率。(8)式表明，低频误差是一项负的系统误差， 在检波元件一定时，随着工作

37、频率的降低，低频误差的绝对值降增加。为了在 一定误差范围内扩展检波器工作频率的下限，应选大的放电回路电阻和电容。 由于二极管的非线性特性，并且二极管导通时两端存在一个电压降，这给 检波器带来了较大的误差。使用带运算放大器的峰值检波器可以校正二极管的 非线性，原理电路如图 12 所示。在输入端加上正向电压，二极管 Dl 导通， i U 形成全负反馈，若放大器的开环增益无限大，则跟踪输入即有=，因此 0 U 0 U i U 电容 C 上的电压即为输入电压。当时，运放形成一个跟随器；当 i U 0 U i U 时，二极管 Dl 截止，电容上的电压保持不变。二极管 D2 用来防止运放 0 U 0 U

38、在二极管 D1 截止时发生深度饱和，同时又可以减小 D1 的反向偏压。 C D2 D1 AR Ui UoUo 图 12 带运算放大器的峰值检波器 在本系统中要求对峰值检波器能够对 1Hz 到 1MHz 的正弦电压信号的峰值 进行检测和保持。在图 12 所示的带运算放大器的峰值检波器中，影响速度的主 要原因是运放的频带不够宽，摆率小、输出电流不够大。因此放大器的输出不 能迅速跟踪输入信号电压的变化。为了提高检波器的工作频率，除选用高速运 算放大器外，更重要的是缩短检波过程的时间，即保持电容的充电过程要短(充 电时间常数要小)。通过用较大的电流源保持对电容充电，可以缩短跟踪输入信 号电压的时间。为

39、了扩展检波器工作频率的下限，需要增大保持电容的放电回 路(不是复位回路)电阻，从而使保持电容的放电过程延长(放电时间常数增大)。 在检波器的输出端用跟随器可以大大增加保持电容的放电回路的电阻。本设计 中使用的峰值检波器如图 13 所示。 该检波器由高速比较器 Al，场效应开关管，场效应管输入级的高速运算放 大器 A2，恒流源以及一个高质量的保持电容组成。该峰值检波器能够精确测量 重复信号的峰值和任何单个窄脉冲信号的幅值。电路能够对频率为 2MHz 以下， 峰值信号幅度为 20 毫伏到 10 伏的信号进行峰值检测和保持。 图 13 高速峰值检波器 在图 13 示电路中，当时，恒流源电流经 T2

40、流入 Al，电容 C 将保持信号峰值。当对电路输入 0 U i U 复位控制信号时，继电器开关闭合，保持电容 C 通过开关 S 放电，可以开始下 一次峰值检测。 在本系统中，为了提高测量地准确度，对输出信号和输入信号地幅值都进 行测量，因此设计中使用了两路相同的峰值检测电路。 3.4.2 A/D 转换器转换器 MAX197 介绍介绍 本设计中选择带多路转换器和锁存器的 MAX197 型 A/D 转换芯片。 MAX197 是一种高速(100K)、12 位、8 通道的模数转换芯片。该芯片的每一个 通道都可以通过软件编程来设置各自的跟踪保持(T/H)电路；可以通过编程来设 置内、外时钟，8+4 并行

41、接口以及内部参考电压和外部参考电压的选择；可以 通过编程设置输入信号范围:士 10V，士 5V，0-10V，0-5V； 引脚说明如表 3 所示。 表 3MAX197 的引脚说明 当为低电平，且为内部采样方式时，上升沿锁存数据并开始采样和转CSWR 换；当为低电平，且为外部采样方式时，的第一个上升沿开始采样，CSWR 其第二个上升沿结束并开始转换 读信号，如果为低电平，在下降沿允许读数据总线上的数据CSRD 该引脚用来传输 12 位转换结果，当高电平时把高 4 位传到数据总线；当低电 平时把低 8 位传到数据总线 5 片选信号，低电平有效 符号引脚 CLK 1 3 WR RD 4 功能说明 时钟

42、输入，在外时钟模式时，用一个 TTL/CMOS 兼容的时钟加到该引脚。在 内部时钟模式时，只要在该引脚与地之间接一电容，就能调节内部时钟频率。 当=100pF 时，则=1.56MHz CLK C CLK f 2 HBEN 数字地 6 08 /DD 19 /DD 210 /DD 311 /DD 74 DD SHDN AGND CH0- CH88 REFADJ REF DO V 7-10 11 12 13 14 15 16-23 24 25 26 27 28DGND INT 三态数字 I/O 口 三态数字 I/O 口, 输出(HBEN=低), 输出(HBEN=高) 3 D 11 D 三态数字 I/

43、O 口, 输出(HBEN=低), 输出(HBEN=高) 2 D 10 D 三态数字 I/O 口, 输出(HBEN=低), 输出(HBEN=高) 1 D 9 D 三态数字 I/O 口, 输出(HBEN=低), 输出(HBEN=高) 0 D 8 D 模拟地 模拟输入通道 当转换结束和准备输出数据时, 变低INT 能隙参考电压输出/外调节引脚.在使用外部参考时,把该引脚与相连,此时屏 DO V 蔽内部缓冲器 参考缓冲输出/ADC 参考输入.在内部参考时,参考缓冲输出 4.096 伏,并在 REFADJ 和相连从而屏蔽内部缓冲器 DO V 正电源电压输入端,+5V;该引脚与 AGND 之间用 0.1u

44、F 电容旁路 停止端,当低电平时,为全掉电模式 3.4.3 MAX197 和单片机的接口电路和单片机的接口电路 在本系统中，只使用 MAX197 的两路模拟输入通道，采用内部时钟模式， 参考电压也使用 MAX197 的内部参考电压。如图 14 所示。 VDO 27 D0/D8 14 D1/D9 13 D2/D10 12 D3/D11 11 D4 10 D5 9 D6 8 REFADG 25 CLK 1 -INT 24 -CS 2 -RD 4 -WR 3 AGND 15 DGND 28 REF 26 -SHDN 6 HBEN 5 CH7 23 CH6 22 CH5 21 CH4 20 CH3 1

45、9 CH2 18 CH1 17 CH0 16 D7 7 MAX197 VCC 0.1uF C2_5 C1_5 100uF+ C4_5 4.7uF + C5_5 4.7uF C3_5 0.1uF D1 D0 D3 D2 D4 D5 D6 D7 D0_7 CH0 CH1 P1.2 P3.3 -CS -RD -WR 图 14MAX197 和单片机的接口电路 在图 14 中，MAX197 具有与微处理器兼容的并行接口，数据线与单片机的 数据总线直接连接，读信号和写信号分别与单片机最小系统的读信号和RDWR 写信号相连，片选信号与单片机最小系统中译码器输出的一个片选信号相连(对 应的地址空间为:A000

46、H-BFFFH)。MAX197 的数据转换完成信号输出端与INT 单片机的端口 P3.3 相连，单片机以查询方式从 MAX197 读取转换结果。 MAX197 的数据高四位和低八位选择端 HBEN 与单片机的 P1.2 口相连，通过向 P1.2 口输出高电平和低电平来控制对转换结果的高四位和低八位的读取。 3.5 输入衰减电路设计输入衰减电路设计 为了保证输入信号的幅值不超过 A/D 转换芯片的量程(选择 0-5V)，需要对 输入的信号进行衰减。要实现自动测量的目的，对衰减的控制必须由单片机控 制，为此本电路中使用单刀双掷继电器作为衰减倍数的切换开关，如图 15 所示。 在图 15 所示的电路

47、中，锁存器 74LS373 的数据输入端(D0-D7)与单片机的 数据总线相连。当单片机执行向衰减网络功能单元所占据的地址空间(E000H- FFFFH)的写操作时，数据出现在锁存器的数据输入端，并且当锁存器的锁存使 能端口“LE”上的电平变为低电平后数据锁存到锁存器，锁存信号由片选信号和 写信号取反后相与得到。 功率驱动器 UL2003 是一个达林顿电路阵列(包含 7 组达林顿电路)，其输入 与 TTL 电平兼容，输出最高电压达到 95 伏，输出最大电流达到 500 毫安。驱 动器的输入端口与锁存器的输出相连，因此锁存器上锁存的数据决定驱动器中 导通的达林顿电路。比如，当锁存器的输出端的数据

48、值为“”(按 Q7 一 Q0 的顺 序)，则在驱动器的输入端“IN1”出现高电平，对应就有一组达林顿电路导通驱 动负载(继电器线圈)。在本电路中只用驱动器 UL2003 中的是四组达林顿电路。 D0 3 D1 4 D2 7 D3 8 D4 13 D5 14 D6 17 D7 18 -OE 1 LE 11 Q0 2 Q1 5 Q2 6 Q3 9 Q4 12 Q5 15 Q6 16 Q7 19 74LS373 U1_6 IN1 1 IN2 2 IN3 3 IN4 4 IN5 5 IN6 6 IN7 7 OUT1 16 OUT3 14 OUT4 13 OUT5 12 OUT6 11 OUT7 10

49、OUT2 15 COMDIODE 9 U2_6 UL2003 K3_6K4_6 K2_6 K1_6 R1_6 R3_6 R2_6 R4_6 R5_6 +5V D0_7 DECA YNCS DECA YDUI 图 15 数控输入衰减电路 图 15 所示衰减网络实际上就是一个分压电路，分压电阻的接入又继电器控 制。电路中使用单刀双掷继电器，它具有常开和常闭两个开关触点；当线圈中 没有足够大的电流流过时对应的分压电阻从分压网络中断开。 4 系统软件设计系统软件设计 4.1 单片机通信程序的实现单片机通信程序的实现 单片机通信时的数据发送和接收处理都在在串口中断服务程序中完成。接 收数据时，每个输入字

50、节产生一个中断，中断服务程序从 SUBF 中读取数据， 并确认数据的有效性。当数据有效时，把数据放入接收缓冲区，一帧数据接收 完毕置帧接收完成标志，主程序根据帧接收完成标志来对一帧数据的分析处理 并执行。发送数据时，把要发送的数据放入发送缓冲区，第一个字节发送完后 产生中断，只要缓冲区中还有数据，中断服务程序就从中读取一个字节数据， 写入 SUBF。由以上分析可知，通信程序包括串行口的初始化(初始化在主程序 中进行)，一帧数据的接收和发送处理，对接收到的帧数据进行处理和执行命令。 在主程序中对串行口进行初始化，主要完成对串行口的通信方式和波特率 的设置。相应的程序代码如下: MOV SCON，

51、#50H ； 初始化串口，设为方式 l MOV TMOD，#20H ； 用定时 1 作波特率发生器，并设为 模式 2 MOV PCON，#XXH ； 设置 SMOD 值，波特率翻倍 MOV TH，FAH ； 设置定时器初始值 SETB TR ； 启动定时器 l 4.2 单片机测量控制程序的设计单片机测量控制程序的设计 单片机的软件部主要包括单片机与 PC 机的通信和测量控制部分。这里主 要对单片机的主程序和测量控制程序进行设计。在各种测量参数设置好之后， 测量便是一个依次进行的过程(当然中间可能产生中断，执行中断服务程序):产 生扫频信号、相位测量，幅值测量。这个过程循环进行，直到整个测量结束

52、或 测量被人为终止。在整个测量循环中，程序检查接收缓冲区。如果有信号帧， 就调用相应程序分析信号帧并执行相应的命令。图 16 所示为单片机主程序流程 图。其中 FRAME_ RECEIV ED 为帧 数据接收 完成标志。 图 16 单片机主程序流程 4.2.1 频信号源的控制程序设计频信号源的控制程序设计 扫频信号是以 DDS 芯片 AD7008 为核心的数控扫频信号源产生。通过向 AD7008 的频率寄存器 0 写入频率码，向调幅寄存器 IQMOD 写入幅值数据，电 路便可以产生所需的正弦信号。 图 17 所示为向 AD7008 的 32 位并口寄存器写入数据的简单时序图。在本 系统的硬件设

53、计中，片选信号和写信号相连，占据的地址空间为 8000H-CSWR 9FFFH。因此当单片机向该地址空间 8000H 一 9FFFH 写数据时，在数据总线上 出现的数据便写入 AD7008 的 32 位并口寄存器(每次写操作写入 8 位数据)。 图 17AD7008 的 32 位并行口寄存器写时序 图 18 所示为将 32 位并口寄存器中的数据向目的寄存器传送的简单时序图。 载入信号 LOAD 高电平有效，TC0-TC3 先于 LOAD 的上升沿有效，并且在 LOAD 处于高电平时不能改变。在本系统的硬件设计中，LOAD 占据的地址空 间为 C000H-DFFFH，当单片机向该地址空间写数据(

54、低四位为 TC0-TC3)时，便 可以将数据从源寄存器下载到目的寄存器。源寄存器和目的寄存器由 TC0-TC3 上的数据确定。 图 18 数据从 32 位并行口寄存器向目的寄存器传送的时序 单片机控制 AD7008 的过程为“写命令寄存器一写调幅寄存器一写频率寄存 器”，实现此过程的单片机程序片段如下: ；向并口寄存器写调幅数据 MOV DPTR，#AAD7008 ； AAD7008 为地址 8FFFH 的符号标记 MOV R1 ， #04H ； 调幅寄存器为 20 位，占 4 字节，入 R1 MOV R0，#AIQMOD ； 待写入调幅寄存器的数据的地址入 R0 IQMOD: MOV A，R

55、0 ； 将 R0 所指地址的内容送入 A 中 MOV DPTR，A ； 将 A 中的数送入片外 8FFFH 单元中 DEC R0 ； R0 减一，指向下个要传送的数据 DJNZ R1，IQMOD ； 4 字节数据是否传送完毕 ；将并口寄存器中的调幅数据下载到调幅寄存器 MOV A，#0DH ； 源寄存器为 32 位并口寄存器，目的寄存 ； 器为调幅寄存器 MOV DPTR，#ALOAD ； ALOAD 为地址 CFFH 的符号标记 MOV DPTR，A ； 并口寄存器中的数据下载到调幅寄存器 ； 向并口寄存器写频率数据 MOV DPTR，#AAD7008 ； AAD7008 为地址 8FFFH

56、 的符号标记 MOV R1，#04H ； 频率寄存器为 32 位，占 4 字节，入 R1 MOV R0，#AFREQ1 ； 待写入频率寄存器的数据的地址入 R0 FREQI: MOV A，R0 ； 将 R0 所指地址的内容送入 A 中 MOV DPTR，A ； 将 A 中的数送入片外 8FFFH 单元中 DEC R0 ； R0 减一，指向下个要传送的数据 DJNZ R1，FREQ1 ； 4 字节数据是否传送完毕 ；将并口寄存器中的调幅数据下载到频率寄存器 MOV A，#03H ； 源寄存器为 32 位并口寄存器，目的寄存 ； 器为频率寄存器 0 MOV DPTR，#ALOAD ； ALOAD 为地址 CFFFH 的符号标记 MOV DPTR，A ； 并口寄存器中的数据下载到调幅寄存器 4.2.2 相位测量程序的设计相位测量程序的设计 在本文中将 PI.0 用作分辨超前与滞后相位的输入端口；PI.5 控制闸门的开 关；单片机的定时器/计数器 T0 对外部输入脉冲进行计数；定时器/计数器 T2(本系统选用的 AT89C52 有三个定时器)采用方式 1、定时器状态，提供闸门 时间=50ms；单片